TMS320C54x的硬件結構課件

1第2章TMS320C54x的硬件結構知識要點●硬件結構框圖●總線結構●

CPU結構●存儲器和I/O空間●引腳功能●中斷系統(tǒng)1第2章TMS320C54x的硬件結構知識要點每課一題DSP芯片內有3個CPU狀態(tài)控制寄存器,用于表示工作狀態(tài)和控制之用，分別說明是哪3個寄存器，并指出其中的狀態(tài)位或者控制位ARP,DP,XF,INTM,IPTR,MP/MC,OVLY,DROM的作用。2每課一題DSP芯片內有3個CPU狀態(tài)控制寄存器,用于表示工作3DSP的硬件結構

DSP的硬件結構：(1)外部結構：引腳信號；（2）內部結構：CPU、存儲器、總線、片內外設（如接口、時鐘等）等部分組成。3DSP的硬件結構DSP的硬件結構：4第2章TMS320C54x的硬件結構●C54x的外部結構：引腳（包括外部總線）

TMS320C54x芯片采用CMOS制造工藝，整個系列的型號基本上都采用塑料或陶瓷四方扁平封裝形式（TQFP144)不同的器件型號其引腳的個數(shù)有所不同。下面以TMS320VC5402芯片為例,介紹’C54x引腳的名稱及功能。4第2章TMS320C54x的硬件結構●C54x的外部結構5第2章TMS320C54x的硬件結構

’C5402共有144個引腳(TQFP144封裝)，引腳分布如圖。

144143142141140139138137136135134133132131130129128127126125124123122121120119118117116115114113112111110109123456789101112131415161718192021222324252627282930313233343536108107106105104103102101100999897969594939291908988878685848382818079787776757473TMS320VC54023738394041424344454647484950515253545556575859606162636465666768697071725第2章TMS320C54x的硬件結構’C546第2章TMS320C54x的硬件結構

TMS320C5402引腳：電源引腳時鐘引腳控制引腳地址和數(shù)據(jù)引腳（即外部總線）串行口引腳主機接口引腳通用I/O引腳測試引腳6第2章TMS320C54x的硬件結構TMS320C547第2章TMS320C54x的硬件結構TMS320C54x的內部組成

中央處理器CPU

I/O功能擴展接口

內部總線

特殊功能寄存器

數(shù)據(jù)存儲器RAM

程序存儲器ROM

串行口主機通信接口HPI

定時系統(tǒng)

中斷系統(tǒng)●C54x的內部結構

7第2章TMS320C54x的硬件結構TMS320C54x8第2章TMS320C54x的硬件結構●C54x的主要特性

1．CPU

2．存儲器

3．指令系統(tǒng)

4．在片外圍電路

5．電源

6．片內仿真接口

7．速度8第2章TMS320C54x的硬件結構●C54x的主要特性9

1．CPU

●4組總線：P,C,D,E總線●

40位邏輯運算單元ALU：包括2個40位的累加器A,B和桶型移位寄存器。●乘法器：17*17位；暫存器T(16位）?！癖容^、選擇、存儲單元（CSSU），可用于Viterbi譯碼器的加法-比較-選擇運算。

●指數(shù)編碼器，是一個支持單周期指令EXP的專用硬件?？梢栽谝粋€周期內計算40位累加器數(shù)值的指數(shù)。

●配有兩個地址生成器，包括8個輔助寄存器和2個輔助寄存器算術運算單元（ARAU）。

91．CPU●4組總線：P,C,D,E總線●指數(shù)編碼10

2．存儲器

●可訪問的最大存儲空間為192K×16位，即64K字的程序存儲器、64K字的數(shù)據(jù)存儲器以及64K字的I/O空間。

●片內ROM，可配置為程序存儲器和數(shù)據(jù)存儲器。

●片內RAM有兩種類型，即雙尋址RAM（DARAM）和單尋址RAM（SARAM）。

102．存儲器●可訪問的最大存儲空間為1911

3．在片外圍電路●具有軟件可編程等待狀態(tài)發(fā)生器●設有可編程分區(qū)轉換邏輯電路●帶有內部振蕩器或外部時鐘源的片內鎖相環(huán)（PLL）發(fā)生器●支持全雙工操作的串行口，可進行8位或16位串行通信●帶4位預定標器的16位可編程定時器●設有與主機通信的并行接口（HPI）●具有外部總線判斷控制，以斷開外部的數(shù)據(jù)總線、地址總線和控制信號●數(shù)據(jù)總線具有總線保持器特性113．在片外圍電路●具有軟件可編程等待狀12

4．電源●具有多種節(jié)電模式?？捎肐DLE1、IDLE2和IDLE3指令來控制芯片功耗，使CPU工作在省電方式?！窨稍谲浖刂葡拢笴LKOUT輸出信號。

5．片內仿真接口

●

具有符合IEEE1149.1標準的片內仿真接口。

124．電源●具有多種節(jié)電模式。5．片內仿13

6．速度●5.0V電壓的器件，其速度可達到40MIPS，指令周期時間為25ns?！?.3V電壓的器件，其速度可達到80MIPS，指令周期時間為12.5ns?！?.5V電壓的器件，其速度可達到100MIPS，指令周期時間為10ns?！?.8V電壓的器件，其速度可達到200MIPS，每個核的指令周期時間為10ns。136．速度●5.0V電壓的器件，其速度可達14第2章TMS320C54x的硬件結構●’C54x的內部結構

TMS320C54x的硬件結構圖

PAGENDAGEN

特殊功能寄存器系統(tǒng)控制程序地址生成器數(shù)據(jù)地址生成器

CPU乘法累加器算術/邏輯運算單元桶形移位器比較器外部存儲器接口外部設備接口程序存儲器數(shù)據(jù)存儲器串行口并行口定時器計數(shù)器中斷系統(tǒng)控制接口PABPBCABCBDABDBEABEB14第2章TMS320C54x的硬件結構●’C54x的內部15總線結構（1）馮·諾伊曼（VonNeuman）結構

（DSP不采用）

CPUI/O口ROM串行接口RAM并行接口外部存儲器接口地址總線AB數(shù)據(jù)總線DB15總線結構（1）馮·諾伊曼（VonNeuman）結構（16（2）哈佛（Harvard）結構（DSP采用）

外部管理數(shù)據(jù)總線外部管理地址總線數(shù)據(jù)總線數(shù)據(jù)地址總線程序數(shù)據(jù)總線程序地址總線CPUI/O口ROM串行接口RAM并行接口外部存儲器接口

改進型的哈佛結構是采用雙存儲空間和數(shù)條總線，即一條程序總線和多條數(shù)據(jù)總線。

16（2）哈佛（Harvard）結構（DSP采用）外部管理17第2章TMS320C54x的硬件結構●’C54x的內部總線結構

4組總線:P、C、D、E，每組2條，共8條總線1）P組：程序總線。PB、PAB,訪問程序存儲器2）C、D組：數(shù)據(jù)讀總線：CB、CAB、DB、DAB；3）E組：數(shù)據(jù)寫總線：EB、EAB17第2章TMS320C54x的硬件結構●’C54x的內部18第2章TMS320C54x的硬件結構’C54x讀/寫操作占用總線情況讀/寫方式地址總線程序總線數(shù)據(jù)總線PABCABDABEABPBCBDBEB程序讀程序寫單數(shù)據(jù)讀雙數(shù)據(jù)讀32位長數(shù)據(jù)讀(hw)(lw)(hw)(lw)單數(shù)據(jù)寫數(shù)據(jù)讀/數(shù)據(jù)寫雙數(shù)據(jù)讀/系數(shù)讀外設讀外設寫18第2章TMS320C54x的硬件結構’C54x讀/寫操19第2章TMS320C54x的硬件結構CPU包括下列基本部件：

①40位算術邏輯運算單元ALU；

②2個40位的累加器A和B；

③

支持-16~31位移位范圍的桶形移位寄存器；

④能完成乘法-加法運算的乘法累加器MAC；

⑤16位暫存寄存器T；

⑥16位轉移寄存器TRN；

⑦

比較、選擇、存儲單元CSSU；

⑧指數(shù)編碼器；

⑨CPU狀態(tài)和控制寄存器。

●’C54x的中央處理器CPU19第2章TMS320C54x的硬件結構CPU包括下列基本20第2章TMS320C54x的硬件結構ALU的功能框圖

MUXABALU符號ctr符號ctrMUXMUXCB15~CB0DB15~DB0MAC輸出SXMSXMOVMC16CZA/ZBTCXYAMUBBACTDSOVA/OVB桶形移位器輸出●算術邏輯單元ALU

20第2章TMS320C54x的硬件結構ALU的功能框圖21第2章TMS320C54x的硬件結構●累加器A和B

累加器結構39???

3231???

1615???

0累加器AAGAHAL保護位39???

32高階位31???

16低階位15???

0累加器BBGBHBL保護位高階位低階位BGAG保護位：AG、BG39~32，作為算術計算時的數(shù)據(jù)位余量，以防止迭代運算中的溢出。

BGAGBHAH高階位：AH、BH31~16；BHAHBLAL低階位：AL、BL15~0。

BLAL21第2章TMS320C54x的硬件結構●累加器A和B累22第2章TMS320C54x的硬件結構【例】累加器A=FF01234567H，執(zhí)行帶移位的STH和STL指令后，求暫存器T和A的內容。

STHA，8，T;A的內容左移8位，AH存入TFF01234567AAGAHAL

移位寄存器

TFF0123456701234567002345

T=2345H，A=FF

0123

4567HSTHA，-8，T;A的內容右移8位，AH存入T

FF01234567452301FFFFFF01T=FF01H，A=FF

0123

4567HSTLA，8，T;A的內容左移8位，AL存入T

FF012345670123

45

67

00

6700T=6700H，A=FF

0123

4567HSTLA，-8，T;A的內容右移8位，AL存入T

FF01234567452301FFFF2345T=2345H，A=FF

0123

4567H22第2章TMS320C54x的硬件結構【例】累加器A=F23第2章TMS320C54x的硬件結構●桶形移位寄存器

1.組成框圖MUX符號控制SC移位寄存器(-16~31)寫選擇MSW/LSWDB15~DB0CB15~CB0EB15~EB0測試位TcALUCSSUSXMABTASM(4~0)指令寄存器立即數(shù)-16~150~15

①

多路選擇器MUXMUXMUXMUX

②

符號控制SC符號控制SC符號控制SC

③

移位寄存器移位寄存器(-16~31)移位寄存器(-16~31)移位寄存器(-16~31)移位寄存器(-16~31)

④寫選擇電路

寫選擇MSW/LSW寫選擇MSW/LSW寫選擇MSW/LSW①

多路選擇器MUX用來選擇輸入數(shù)據(jù)。②

符號控制SC

用于對輸入數(shù)據(jù)進行符號位擴展。③

移位寄存器

用來對輸入的數(shù)據(jù)進行定標和移位。④寫選擇電路

用來選擇最高有效字和最低有效字。

23第2章TMS320C54x的硬件結構●桶形移位寄存器24第2章TMS320C54x的硬件結構2．桶形移位寄存器的輸入

①

取自DB數(shù)據(jù)總線的16位

輸入數(shù)據(jù)；②

取自DB和CB擴展數(shù)據(jù)總

線的32位輸入數(shù)據(jù)；③

來自累加器A或B的40位

輸入數(shù)據(jù)。3．桶形移位寄存器的輸出

①

輸出至ALU的一個輸入端；

②經(jīng)寫MSW/LSW選擇電路

輸出至EB總線。

MUX符號控制SC移位寄存器(-16~31)寫選擇MSW/LSWDB15~DB0CB15~CB0EB15~EB0測試位TcALUCSSUSXMABTASM(4~0)指令寄存器立即數(shù)-16~150~15DB15~DB0DB15~DB0DB15~DB0DB15~DB0CB15~CB0DB15~DB0CB15~CB0DB15~DB0CB15~CB0AAABBBALUALUALUEB15~EB0EB15~EB0EB15~EB024第2章TMS320C54x的硬件結構2．桶形移位寄存器25第2章TMS320C54x的硬件結構●乘法-累加單元MAC

’C54x的乘法-累加單元MAC是由乘法器、加法器、符號控制、小數(shù)控制、零檢測器、舍入器、飽和邏輯和暫存器幾部分組成。

25第2章TMS320C54x的硬件結構●乘法-累加單元M26零檢測舍入器飽和邏輯取整40位加法器MUXXMYM乘法器(1717)符號控制符號控制XMUXYMUXTDB15~DB0CB15~CB0PB15~PB0YAXAOVMOVA/OVBZA/ZB至A/BFRCTAB0來自A來自BPACDADT乘法-累加單元功能框圖

26零檢測舍入器飽和邏輯取整40位加法器MUXXM27

MAC單元具有強大的乘法-累加運算功能，可在一個流水線周期內完成1次乘法運算和1次加法運算。在數(shù)字濾波（FIR和IIR濾波）以及自相關等運算中，使用乘法-累加運算指令可以大大提高系統(tǒng)的運算速度。

27MAC單元具有強大的乘法-累加運算功能，可在一個28第2章TMS320C54x的硬件結構●比較、選擇和存儲單元CSSU

’C54x的比較、選擇和存儲單元（CSSU）是一個特殊用途的硬件電路，專門用來完成Viterbi算法中的加法/比較/選擇（ACS）操作。比較電路COMP狀態(tài)轉移寄存器TRN

狀態(tài)比較寄存器TC

MUXCOMPTRNTCCCSUABMSW/LSW選擇EB15~EB0來自桶形移位器多路選擇器MUXMUXMUXCOMPCOMPTRNTRNTCTC28第2章TMS320C54x的硬件結構●比較、選擇和存儲29第2章TMS320C54x的硬件結構

例如，CMPS指令可以對累加器的高階位和低階位進行比較，并選擇較大的數(shù)存放在指令所指定的存儲單元中。

指令格式：

CMPSA，*AR1

功能：對累加器A的高16位字（AH）和低16位字（AL）進行比較，

若AH>AL，則AH→*AR1，TRN左移1位，0→TRN(0)，

0→TC；

若AH<AL，則AL→*AR1，TRN左移1位，1→TRN(0)，

1→TC。29第2章TMS320C54x的硬件結構例如，CM30第2章TMS320C54x的硬件結構●指數(shù)編碼器EXP

指數(shù)編碼器是一個用于支持指數(shù)運算指令的專用硬件，可以在單周期內執(zhí)行EXP指令，求累加器中數(shù)的指數(shù)值。

功能：求累加器中數(shù)據(jù)的指數(shù)值。

指數(shù)值=冗余符號位-8

30第2章TMS320C54x的硬件結構●指數(shù)編碼器EXP31指數(shù)編碼器EXP累加器A

累加器B

T寄存器

例如：教材P3431指累加器A累加器BT寄存器例如：教材P3432第2章TMS320C54x的硬件結構●CPU狀態(tài)和控制寄存器

’C54x提供三個16位寄存器來作為CPU狀態(tài)和控制寄存器，它們分別為：

狀態(tài)寄存器0（ST0）

狀態(tài)寄存器1（ST1）

工作方式狀態(tài)寄存器（PMST）

ST0和ST1主要包含各種工作條件和工作方式的狀態(tài)；

PMST包含存儲器的設置狀態(tài)和其他控制信息。

32第2章TMS320C54x的硬件結構●CPU狀態(tài)和控制33第2章TMS320C54x的硬件結構1．狀態(tài)寄存器0（ST0）表示尋址方式和運行狀態(tài)。

ST0的結構：15—1312111098——0ST0：ARPTCCOVAOVBDPARPARPTCTCCCOVBOVAOVBOVADPDP：數(shù)據(jù)存儲器頁指針。

用來與指令中提供的7位地址結合形成1個

16位數(shù)據(jù)存儲器的地址。DP33第2章TMS320C54x的硬件結構1．狀態(tài)寄存器0（34ARP：輔助寄存器指針。用來選擇使用單操作數(shù)間接尋址時的輔助寄存器AR0~AR7。TC：測試/控制標志。

用來保存ALU測試操作的結果。C：進位標志位。

用來保存ALU加減運算時所產(chǎn)生的進/借位。OVA/B：累加器A/B的溢出標志。

用來反映A/B是否產(chǎn)生溢出。34ARP：輔助寄存器指針。TC：測試/控制標志。C：進位標35第2章TMS320C54x的硬件結構2．狀態(tài)寄存器1(ST1)151413121110987654~0BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASM

表示尋址要求、初始狀態(tài)的設置、I/O及中斷的控制等。35第2章TMS320C54x的硬件結構2．狀態(tài)寄存器136BRAF：塊重復操作標志位。

用來指示當前是否在執(zhí)行塊重復操作。

BRAF=0

表示當前不進行重復塊操作；

BRAF=1

表示當前正在進行塊重復操作。CPL：直接尋址編輯方式標志位；

用來指示直接尋址選用何種指針。

CPL=0

選用數(shù)據(jù)頁指針DP的直接尋址；

CPL=1

選用堆棧指針SP的直接尋址。36BRAF：塊重復操作標志位。CPL：直接尋址編輯方式標志37XF：外部XF引腳狀態(tài)控制位。

用來控制XF通用外部輸出引腳的狀態(tài)。

執(zhí)行SSBX

XF=1

XF通用輸出引腳為1；執(zhí)行RSBX

XF=0

XF通用輸出引腳為0。HM：保持方式位；響應HOLD信號時，指示

CPU是否繼續(xù)執(zhí)行內部操作。

HM=0

CPU從內部程序存儲器取指，

繼續(xù)執(zhí)行內部操作。

HM=1

CPU停止內部操作。

37XF：外部XF引腳狀態(tài)控制位。HM：保持方式位；響應HO38INTM：中斷方式控制位；

用于屏蔽或開放所有可屏蔽中斷。

INTN=0

開放全部可屏蔽中斷；

INTN=1

禁止所有可屏蔽中斷。0：保留位，未被使用，總是讀為0。38INTM：中斷方式控制位；0：保留位，未被使用，總是讀為39OVM：溢出方式控制位；

用來確定累加器溢出時，對累加器的加載方式。

OVM=0

將運算的溢出結果直接加載到累加器中；

OVM=1

當正溢出時，將007FFFFFFFH加載累加器；

當負溢出時，將FF80000000H加載累加器。SXM：符號位擴展方式控制位；用來確定數(shù)據(jù)在運算之前是否需要符號位擴展。

SXM=0

數(shù)據(jù)進入ALU之前禁止符號位擴展；

SXM=1

數(shù)據(jù)進入ALU之前進行符號位擴展。39OVM：溢出方式控制位；SXM：符號位擴展方式控制位；用40第2章TMS320C54x的硬件結構3．工作方式狀態(tài)寄存器PMSTSSTSMULCLKOFFDROMAVISOVLYMP/MCIPTR012345615~7

主要設定和控制處理器的工作方式和存儲器的配置，反映處理器的工作狀態(tài)。中斷向量指針CPU工作方式選擇位RAM重復占位標志地址可見控制位數(shù)據(jù)ROM映射選擇位時鐘輸出選擇位乘法飽和方式位存儲飽和位40第2章TMS320C54x的硬件結構3．工作方式狀態(tài)寄41第2章TMS320C54x的硬件結構

IPTR：用來指示中斷向量表指向哪一頁；

MP/MC：用來確定是否允許使用片內程序存儲器ROM

OVLY：用來決定片內雙尋址數(shù)據(jù)RAM是否映射到程序空間。

AVIS：用來決定是否可以從器件地址引腳線看到內部程序空間地址線；

DROM：用來決定片內ROM是否可以映射到數(shù)據(jù)存儲空間；

CLKOFF：用來決定時鐘輸出引腳CLKOUT是否有信號輸出；

SMUL：用來決定乘法結果是否需要進行飽和處理；

SST：用來決定累加器中的數(shù)據(jù)在存儲到存儲器之前，是否需要飽和處理。41第2章TMS320C54x的硬件結構IPTR：用來42第2章TMS320C54x的硬件結構

●C54x的存儲空間結構

’C54x共有192K字的存儲空間，分成3個相互獨立的存儲空間：

64K字（16位）的程序存儲空間；

64K字（16位）的數(shù)據(jù)存儲空間；

64K字（16位）的I/O空間。42第2章TMS320C54x的硬件結構●C54x的存每課一題DSP的存儲器分為程序存儲器和數(shù)據(jù)存儲器，都有64K的地址空間，這些地址空間是如何分配和使用的？參看教材P36頁的內存圖，理解內存資源的使用方法。43每課一題DSP的存儲器分為程序存儲器和數(shù)據(jù)存儲器，都有64K441)程序存儲空間：存放指令代碼和系數(shù)表；

2)數(shù)據(jù)存儲空間：存放臨時數(shù)據(jù)；3)I/O存儲空間：指其他模塊的地址441)程序存儲空間：存放指令代碼和系數(shù)表；45第2章TMS320C54x的硬件結構

所有’C54x芯片都含有片內RAM和ROM。片內RAMSARAMDARAM——

單尋址RAM——

雙尋址RAMDARAM：由存儲器內的一些分塊組成。

每個DARAM塊在單周期內能被訪問2次。

SARAM：由存儲器分塊組成。

每個SARAM塊在單周期內只能被訪問1次。片內ROM：主要存放固化程序和系數(shù)表。一般構成程序存儲空間，也可以部分地映射在數(shù)據(jù)存儲空間。45第2章TMS320C54x的硬件結構所有’C546第2章TMS320C54x的硬件結構片內存儲器的優(yōu)點：

●不需要插入等待狀態(tài)；

●與外部存儲器相比，成本低；

●比外部存儲器功耗小。

DARAM和SARAM既可以被映射到數(shù)據(jù)存儲空間用來存儲數(shù)據(jù)，也可以映射到程序空間用來存儲程序代碼。

46第2章TMS320C54x的硬件結構片內存儲器的優(yōu)點：47第2章TMS320C54x的硬件結構’C54x片內存儲器資源配置DSP存儲器’C541’C542’C543’C545’C546’C548’C549’C5402’C5410’C5416’C5420ROM程序程序/數(shù)據(jù)DARAMSARAM28K20K8K5K02K2K010K02K2k010K048K32K16K6K048K32K16K6K02K2K08K24K16K16K08K24K4K4K4K16K0

16K16K08K56K16K16K064K64K00032K168K47第2章TMS320C54x的硬件結構’C54x片內存儲48第2章TMS320C54x的硬件結構●存儲空間結構

▼’C54x片內和片外存儲器（包括程序存儲器和數(shù)據(jù)存儲器）統(tǒng)一編址。

▼內部RAM可存數(shù)據(jù)空間，也可存程序。

▼ROM可存程序，也可以部分存數(shù)據(jù)；

ROM可以存放數(shù)據(jù)，RAM可以存放程序。

48第2章TMS320C54x的硬件結構●存儲空間結構49第2章TMS320C54x的硬件結構

1）MP/MC位：控制片內ROM是否存放程序。指工作模式。

★當MP/MC=1時，稱為微處理器模式。片內ROM不存放程序。

★當MP/MC=0時，稱為微計算機模式。

片內ROM可存放程序。

3個控制位：MP/MC，OVLY，DROM（控制存儲器的使用和分配）49第2章TMS320C54x的硬件結構1）MP/50第2章TMS320C54x的硬件結構

★OVLY=0時，片內RAM只存放數(shù)據(jù)。

★OVLY=1時，片內RAM可存放程序和數(shù)據(jù)。

2）OVLY位：控制片內RAM是否存放程序。

★DROM=0時，片內ROM只存放程序。

★DROM=1時，片內ROM可存放數(shù)據(jù)。

3）DROM位：控制片內ROM是否存放數(shù)據(jù)。50第2章TMS320C54x的硬件結構★OVLY51第2章TMS320C54x的硬件結構TMS320VC5402存儲器配置結構

MP/MC=0微計算機模式外部存儲器MP/MC=1微處理器模式DROM控制的數(shù)據(jù)存儲空間

DROM=1保留

DROM=0外部存儲器FF00H256FFFFHDROM=1內部ROMDROM=0外部存儲器F000H4kFEFFH外部存儲器4000H44kEFFFH內部DARAM(16K×16位字）0080H16k3FFFH暫存器SPRAM0060H32007FH存儲器映像寄存器0000H96005FH地址數(shù)據(jù)存儲空間0000H128007FHOVLY=1

保留

(0頁)OVLY=0

外部存儲器0080H16k3FFFHOVLY=1

內部DARAMOVLY=0

外部存儲器4000H44kEFFFH外部存儲器F000H4k內部ROMFF7FH保留FF80H128FFFFH中斷矢量表(內部存儲器)地址程序存儲空間0000H128007FHOVLY=1

保留

(0頁)OVLY=0

外部存儲器0080H16k3FFFHOVLY=1

內部DARAMOVLY=0

外部存儲器4000H外部存儲器48k外部存儲器FF7FH外部存儲器FF80H128FFFFH中斷矢量表(外部存儲器)地址程序存儲空間51第2章TMS320C54x的硬件結構TMS320VC552第2章TMS320C54x的硬件結構●程序存儲空間（64K,分為0～511頁，每頁128字）程序可存放在片內ROM、DARAM和片外ROM3個位置

’C5402共有20條地址線，可尋址1M字的外部程序存儲器。它的內部ROM和DARAM可通過軟件映射到程序空間。當存儲單元映射到程序空間時，CPU可自動地按程序存儲器對它們進行尋址。

如果程序地址生成器（PAGEN）產(chǎn)生的地址處于外部存儲器，CPU可自動地對外部存儲器尋址。52第2章TMS320C54x的硬件結構●程序存儲空間（53第2章TMS320C54x的硬件結構▼程序存儲空間的擴展（了解）

在’C54x系列芯片中，有些芯片采用分頁擴展的方法，使程序存儲空間可擴展到1M~8M。

如：’C5409和’C5416可擴展到8M?！疌5402有20條外部程序地址總線，其程序空間只能擴展到1M。53第2章TMS320C54x的硬件結構▼程序存儲空間的擴54第2章TMS320C54x的硬件結構分頁擴展技術的特點：①

有20或23條外部程序地址線，可尋址1M或8M存儲空間；②有1個額外的存儲器映像寄存器—程序計數(shù)器擴展寄存器XPC，7位有效位，27＝128；③

有6條尋址擴展程序空間的指令，用于尋址擴展程序空間。54第2章TMS320C54x的硬件結構分頁擴展技術的特點55第2章TMS320C54x的硬件結構▼內部ROM

’C5402共有4K字的內部ROM。

當MP/MC=0，4K字的ROM被映射到程序空間，這種模式比較常用。

低2K：用戶專用程序，但要找廠家才能燒入，仿真時可用。

高2K：TI公司定義,出廠時已經(jīng)固化了引導程序、中斷向量表和常數(shù)表。55第2章TMS320C54x的硬件結構▼內部ROM56第2章TMS320C54x的硬件結構

TI公司定義的內容（ROM高2K中：F800~FFFF)：

●引導程序。

●256字μ律擴展表。

●256字A律擴展表。

●256字正弦函數(shù)值查找表。

●保留

●中斷向量表。F800H~FBFFHFC00H~FCFFHFD00H~FDFFHFE00H~FEFFHFF00H~FF7FHFF80H~FFFFH引導程序μ律擴展表A律擴展表sin函數(shù)表保留中斷向量表F800HF900HFA00HFB00HFC00HFD00HFE00HFF00HFF80H56第2章TMS320C54x的硬件結構TI公司定義57自舉引導方法：復位后先執(zhí)行復位中斷向量指令，從而啟動引導程序，引導程序選擇一種方式，即從串行口、外部存儲器、I/O口、主機接口幾種方式中選擇一種，搬移用戶程序（存放在片外）到片內指定位置，然后將PC指針指向程序入口，從而完成用戶程序的引導過程。

●數(shù)據(jù)存儲空間（64K,分為0～511頁，每頁128字）▼數(shù)據(jù)存儲空間的配置

57自舉引導方法：復位后先執(zhí)行復位中斷向量指令，從而啟動引導58第2章TMS320C54x的硬件結構

’C54x的數(shù)據(jù)存儲空間由內部和外部存儲器構成，共有64K字，采用內部和外部存儲器統(tǒng)一編址。數(shù)據(jù)可存放在3個區(qū)域：片內RAM、ROM和片外RAM中。58第2章TMS320C54x的硬件結構’C54x59第2章TMS320C54x的硬件結構

’C54x的內部數(shù)據(jù)存儲器由SARAM、DARAM和內部ROM組成。當DROM=0時，內部ROM不映射到數(shù)據(jù)空間；

當DROM=1時，部分內部ROM映射到數(shù)據(jù)存儲空間?！疌54x片內數(shù)據(jù)存儲器容量及其分配器件ROMDARAMSARAM’C5418K5K—’C542—10K—’C543—10K—’C54516K6K—’C54616K6K—’C548—8K24K’C54916K8K24K’C54024K16K—’C541016K8K56K’C5420—32K168K59第2章TMS320C54x的硬件結構’C54x60第2章TMS320C54x的硬件結構’C5402數(shù)據(jù)存儲空間結構：0～511頁

0000H~0050H

存儲器映像寄存器

0060H~007FH

暫存器SPRAM0080H~3FFFH內部DARAM4000H~EFFFH外部存儲器DROM=1

使用內部ROM

F000H~FEFFH內部ROMFF00H~FFFFH保留DROM=0

不使用內部ROM

F000H~FEFFH外部存儲器DROM=1保留

DROM=0外部存儲器FF00HFFFFHDROM=1內部ROMDROM=0外部存儲器F000HFEFFH外部存儲器4000HEFFFH內部DARAM(16K字）0080H3FFFH暫存器SPRAM0060H007FH存儲器映像寄存器0000H005FH數(shù)據(jù)存儲空間地址存儲器映像寄存器暫存器SPRAM內部DARAM(16K字）外部存儲器DROM=1內部ROM

DROM=1保留存儲器映像寄存器暫存器SPRAM內部DARAM(16K字）外部存儲器DROM=1內部ROM

DROM=1保留DROM=1保留

DROM=0外部存儲器DROM=1內部ROMDROM=0外部存儲器外部存儲器內部DARAM(16K字）暫存器SPRAM存儲器映像寄存器60第2章TMS320C54x的硬件結構’C5402數(shù)據(jù)存61第2章TMS320C54x的硬件結構內部RAM前面的配置：0380H~03FFH0300H~037FH0280H~02FFH0200H~027FH0180H~01FFH0100H~017FH0080H~00FFH0060H~007FH0200H~005FH0000H~001FH存儲器映像的CPU寄存器0000~001FH：特殊功能寄存器存儲器映像的外設寄存器0020~005FH：外設寄存器暫存器SPRAM(DP=0)0060~007FH：暫存寄存器DARAM(DP=7)DARAM(DP=6)DARAM(DP=5)DARAM(DP=4)DARAM(DP=3)DARAM(DP=2)DARAM(DP=1)0080~03FFH(16K)：7個DARAM數(shù)據(jù)塊。61第2章TMS320C54x的硬件結構內部RAM前面的配62第2章TMS320C54x的硬件結構

★RAM分塊：

為了便于CPU的并行操作，提高芯片的高速處理能力，從0080H開始，按每80H（128）個存儲單元為一個塊，將DARAM分成若干個數(shù)據(jù)塊。

分塊以后，用戶可以在同一個周期內從同一塊DARAM中取出兩個操作數(shù)，并將數(shù)據(jù)寫入到另一塊DARAM中。62第2章TMS320C54x的硬件結構★RAM分63第2章TMS320C54x的硬件結構▼存儲器映像寄存器(教材P41)

在’C54x的數(shù)據(jù)存儲空間中，前80H個單元（0頁）包含有的CPU寄存器、片內外設寄存器和暫存器。這些寄存器全部映射到數(shù)據(jù)存儲空間，稱作存儲器映像寄存器MMR。存儲器映像寄存器MMR：

①

CPU寄存器——特殊功能寄存器；

②

片內外設寄存器；

③

暫存器SPRAM。

63第2章TMS320C54x的硬件結構▼存儲器映像寄存器64第2章TMS320C54x的硬件結構

特殊功能寄存器

功能：主要用于程序的運算處理和尋址方式的選

擇和設定。地址范圍：0000H~001FH。

’C5402的CPU寄存器共有27個，CPU訪問這些寄存器時，不需要插入等待時間。外設寄存器

功能：用來控制片內外設電路的狀態(tài)和存放數(shù)據(jù)。

地址范圍：0020H~005FH。64第2章TMS320C54x的硬件結構’C54065暫存器SPRAM

功能：用來暫存變量。地址范圍：0060H~007FH。

包括串行口通信控制寄存器組、定時器定時控制寄存器組、時鐘周期設定寄存器組等。65暫存器SPRAM包括串行口通信控制寄存器組、定66第2章TMS320C54x的硬件結構●I/O空間（64K，指其他模塊的地址)

’C54x除了程序和數(shù)據(jù)存儲空間外，還提供了一個具有64K字的I/O空間。

主要用于對片外設備的訪問?？梢允褂幂斎胫噶頟ORTR和輸出指令PORTW對I/O空間尋址。

在對I/O空間訪問時，除了使用數(shù)據(jù)總線和地址總線外，還要用到IOTRB、IS和R/W控制線。

IOTRB和IS：用于選通I/O空間；

R/W：用于控制訪問方向。

66第2章TMS320C54x的硬件結構●I/O空間（67●

DSP中斷系統(tǒng)主程序：一般為監(jiān)控程序中斷程序（ISR)：具體實現(xiàn)某種功能中斷：當需要處理某個事件時，產(chǎn)生一個中斷信號，請求CPU執(zhí)行中斷程序，完成后返回主程序中斷源：中斷的響應條件：2個控制寄存器：IFR(中斷標志）,IMR（中斷屏蔽控制）優(yōu)先級中斷的分類：中斷的響應過程：中斷向量中斷向量表67●DSP中斷系統(tǒng)主程序：一般為監(jiān)控程序68●

DSP中斷系統(tǒng)TMS320C54x系列DSP的中斷有硬件中斷和軟件中斷之分，共30個中斷源，教材P44)。軟件中斷由程序指令產(chǎn)生（INTR、TRAP或RESET），直接執(zhí)行某個中斷程序。硬件中斷由電路的一個信號產(chǎn)生。這些中斷使DSP暫時停止主程序的執(zhí)行，而去執(zhí)行中斷服務程序（ISR）。68●DSP中斷系統(tǒng)TMS320C54x系列DSP的中斷有69DSP的硬件中斷，一般由硬件設備產(chǎn)生。硬件中斷分為兩種類型：☆外部硬件中斷由外部中斷口的信號觸發(fā)；

☆內部硬件中斷由片內外設的信號觸發(fā)。當多個硬件中斷同時請求時，DSP根據(jù)其優(yōu)先級的不同對其進行響應。69DSP的硬件中斷，一般由硬件設備產(chǎn)生。硬件中斷分為兩種類70可屏蔽中斷和非屏蔽中斷

☆可屏蔽中斷（可用軟件控制是否響應的中斷）

C54x有16個用戶可屏蔽中斷70可屏蔽中斷和非屏蔽中斷71對于C5402，這些中斷名為：

INT3~INT0;RINT0/XINT0、RINT1/XINT1（串口中斷）

TINT0/TINT1(定時器中斷)DMAC4/DAAC5(DMA中斷）

HPIINT(HPI中斷)

☆非屏蔽中斷（中斷不能禁止，DSP無條件響應）

C54x的非屏蔽中斷包括所有的軟件中斷和兩個外部硬件中斷/RS和NMI。71對于C5402，這些中斷名為：72中斷寄存器(2個）1）中斷標志寄存器IFR如果有中斷產(chǎn)生，則IFR對應的中斷標志位置1，中斷響應后標志位自動清零2）中斷屏蔽寄存器IMR用于單獨控制每一個中斷，若某中斷的屏蔽位為0則禁止該中斷，為1允許。3）中斷總開關INTM（ST1中的控制位）為0時打開所有的中斷，為1時關閉所有的中斷4）非屏蔽中斷不受上述寄存器控制72中斷寄存器(2個）1）中斷標志寄存器IFR73中斷控制DSP中斷處理分為三個階段

☆請求中斷☆響應中斷☆執(zhí)行中斷服務程序1.

中斷請求一個中斷可由硬件器件或軟件指令提出請求。當產(chǎn)生一個中斷時，中斷標志寄存器IFR中相應的中斷標志位被置1。不管中斷是否被處理器應答，該標志位都會置