BCD段數(shù)碼管顯示譯碼器電路設(shè)計(jì)

BCD-7段數(shù)碼管顯示譯碼器電路設(shè)計(jì)

一、項(xiàng)目資訊請(qǐng)根據(jù)要求在EDA實(shí)驗(yàn)箱上設(shè)計(jì)BCD-7段數(shù)碼管顯示譯碼器電路，要求：⑴使用EDA實(shí)驗(yàn)箱上開(kāi)關(guān)設(shè)置模塊的K4、K3、K2、K1開(kāi)關(guān)作為BCD碼輸入；⑵使用EDA實(shí)驗(yàn)箱上鍵盤顯示模塊中最右邊一位的數(shù)碼管顯示輸入的BCD碼編碼數(shù)值；⑶進(jìn)行功能仿真。一、項(xiàng)目資訊1、BCD-7段數(shù)碼管顯示譯碼器電路的工作原理。2、基于FPGA與VHDL的數(shù)字電路與數(shù)字系統(tǒng)設(shè)計(jì)方法與工作流程。3、WITH-SELECT語(yǔ)句與WHEN-ELSE語(yǔ)句及其應(yīng)用。4、進(jìn)程語(yǔ)句、CASE語(yǔ)句、IF語(yǔ)句及其應(yīng)用。二、項(xiàng)目計(jì)劃⑴能在Max+PlusII軟件平臺(tái)上調(diào)試BCD-7段顯示譯碼電路VHDL程序，并進(jìn)行功能仿真；⑵能在EDA實(shí)驗(yàn)系統(tǒng)上進(jìn)行硬件驗(yàn)證測(cè)試。本項(xiàng)目涉及的VHDL語(yǔ)法VHDL順序語(yǔ)句（CASE)變量與信號(hào)的區(qū)別VHDL并行語(yǔ)句（PROCESS)硬件執(zhí)行：并行執(zhí)行（VHDL本質(zhì)）仿真執(zhí)行：順序執(zhí)行、并行執(zhí)行分為兩大類：順序（Sequential）描述語(yǔ)句并行（Concurrent）描述語(yǔ)句ARCHITECTUREProcessProcessENTITYSequentialProcessCombinationalProcessportsportscomponentVHDL順序語(yǔ)句（Sequential）順序描述語(yǔ)句：執(zhí)行順序與書(shū)寫順序一致，與傳統(tǒng)軟件設(shè)計(jì)語(yǔ)言的特點(diǎn)相似。順序語(yǔ)句只能用在進(jìn)程與子程序中?？擅枋鼋M合邏輯、時(shí)序邏輯。常用的順序描述語(yǔ)句：賦值語(yǔ)句；if語(yǔ)句；case語(yǔ)句；loop語(yǔ)句；next語(yǔ)句；exit語(yǔ)句；子程序；return語(yǔ)句；wait語(yǔ)句；null語(yǔ)句。1、變量賦值與信號(hào)賦值

變量與信號(hào)的差異：1）賦值方式的不同：變量：=表達(dá)式；信號(hào)<=表達(dá)式；2）硬件實(shí)現(xiàn)的功能不同：信號(hào)代表電路單元、功能模塊間的互聯(lián)，代表實(shí)際的硬件連線；變量代表電路單元內(nèi)部的操作，代表暫存的臨時(shí)數(shù)據(jù)。3）有效范圍的不同：信號(hào)：程序包、實(shí)體、結(jié)構(gòu)體；全局量。變量：進(jìn)程、子程序；局部量。

ARCHITECTURE{SIGNALDeclarations}label1:PROCESS{VARIABLEDeclarations}label2:PROCESS{VARIABLEDeclarations}┇4）賦值行為的不同：信號(hào)賦值延遲更新數(shù)值、時(shí)序電路；變量賦值立即更新數(shù)值、組合電路。5）信號(hào)的多次賦值a.一個(gè)進(jìn)程：最后一次賦值有效b.多個(gè)進(jìn)程：多源驅(qū)動(dòng)線與、線或、三態(tài)例：信號(hào)的多次賦值architecturertlofexissignala:std_logic;beginprocess(…)begina<=b;…a<=c;endprocess;endrtl;architecturertlofexissignala:std_logic;beginprocess(…)begina<=b;…endprocess;process(…)begina<=c;...endprocess;endex;例：信信號(hào)賦賦值與與變量量賦值值的比比較信號(hào)賦賦值：：architecturertlofsigissignala,b:std_logic;--定定義信號(hào)beginprocess(a,b)begina<=b;b<=a;endprocess;endrtl;--結(jié)果是a和b的值互互換變量賦值：：architecturertlofvarisbeginprocessvariablea,b:std_logic;--定定義變量量begina:=b;b:=a;endprocess;endrtl;--結(jié)果果是a和b的值都都等于b的的初值例：變量賦賦值實(shí)現(xiàn)循循環(huán)語(yǔ)句功功能process(indicator,sig)variabletemp:std_logic;begintemp:=‘‘0’;foriin0to3looptemp:=tempxor(sig(i)andindicator(i));endloop;output<=temp;endprocess;以上語(yǔ)句等效效為：process(indicator,sig)variabletemp:std_logic;begintemp:=‘0’’;temp:=tempxor(sig(0)andindicator(0));temp:=tempxor(sig(1)andindicator(1));temp:=tempxor(sig(2)andindicator(2));temp:=tempxor(sig(3)andindicator(3));output<=temp;endprocess;如改改為為信信號(hào)號(hào)，，則則無(wú)無(wú)法法實(shí)實(shí)現(xiàn)現(xiàn)原原功功能能：：………signaltemp:std_logic;………process(indicator,sig,temp)begintemp<=‘‘0’’;temp<=tempxor(sig(0)andindicator(0));temp<=tempxor(sig(1)andindicator(1));temp<=tempxor(sig(2)andindicator(2));temp<=tempxor(sig(3)andindicator(3));output<=temp;endprocess;轉(zhuǎn)向控制語(yǔ)句轉(zhuǎn)向控制語(yǔ)句句通過(guò)條件控控制開(kāi)關(guān)決定定是否執(zhí)行一條或幾條條語(yǔ)句，或重重得執(zhí)行一條條或幾條語(yǔ)句句，或跳過(guò)一條或或幾條語(yǔ)句。。分為五種：if語(yǔ)句、、case語(yǔ)語(yǔ)句、loop語(yǔ)語(yǔ)句、next語(yǔ)句、、exit語(yǔ)語(yǔ)句case語(yǔ)語(yǔ)句case語(yǔ)語(yǔ)句常用來(lái)描描述總線或編編碼、譯碼行行為?？勺x性比if語(yǔ)句強(qiáng)。。格式如下：case表表達(dá)式式iswhen分分支條件=>順順序處理語(yǔ)語(yǔ)句；when分分支條條件=>順順序處理語(yǔ)語(yǔ)句；when分分支條條件=>順順序處理語(yǔ)語(yǔ)句；endcase；┇其中的分支條條件可有以下下的形式：when值值=>順順序處理語(yǔ)語(yǔ)句；when值值to值=>順順序處理語(yǔ)句句；when值值|值|值值|…|值=>順序序處理語(yǔ)句；；以上三種方式式的混合；whenothers=>順序處處理語(yǔ)句；Case語(yǔ)語(yǔ)句使用注意意：1）分支條件件的值必須在在表達(dá)式的取取值范圍內(nèi)。。2）兩個(gè)分支支條件不能重重疊。3）CASE語(yǔ)句執(zhí)行時(shí)時(shí)必須選中，，且只能選中中一個(gè)分支條件。。4）如果沒(méi)有有others分支條件存在在，則分支條條件必須覆蓋表表達(dá)式所有可可能的值。對(duì)std_logc,std_logic_vector數(shù)據(jù)類型型要特別注意意使用others分支支條件。例：用case語(yǔ)句描描述四選一電電路例：case語(yǔ)句的誤用signalvalue:integerrange0to15;signalout_1:bit;casevalueis--缺少when條件語(yǔ)句句endcase;casevalueis--分支條條件不包含2到15when0=>out_1<=‘‘1’;when1=>out_1<=‘0’;endcase;casevalueis--在5到到10上發(fā)生生重疊when0to10=>out_1<=‘1’’;when5to15=>out_1<=‘0’’;endcase;例：根據(jù)輸入入確定輸出值值libraryieee;useieee.std_logic_1164.all;entitymux41isport(s4,s3,s2,s1:instd_logic;z4,z3,z2,z1:outstd_logic);endmux41;architectureartofmux41isbeginprocess(s4,s3,s2,s1)variablesel:integerrange0to15;beginsel:=0;ifs1=‘‘1’thensel:=sel+1;endif;ifs2=‘‘1’thensel:=sel+2;endif;ifs3=‘‘1’thensel:=sel+4;endif;ifs4=‘‘1’thensel:=sel+8;endif;z1<=‘0’;z2<=‘0’;z3<=‘0’’;z4<=‘0’’;caseseliswhen0=>z1<=‘1’;when1|3=>z2<=‘1’;when4to7|2=>z3<=‘1’;whenothers=>z4<=‘1’;endcase;endprocess;endart;常用的并行描描述語(yǔ)句有：：進(jìn)程（process））語(yǔ)句、塊（block）語(yǔ)句、、順序描述語(yǔ)句句的并行版本本、并行過(guò)程調(diào)用用語(yǔ)句、元件例化語(yǔ)句句、生成語(yǔ)句。進(jìn)程（process））語(yǔ)句進(jìn)程（process））語(yǔ)句最具VHDL語(yǔ)言言特色。提供了一種用算算法描述硬件件行為的方法法。特點(diǎn)：1、進(jìn)程與進(jìn)進(jìn)程，或其它它并發(fā)語(yǔ)句之之間的并發(fā)性性；2、進(jìn)程內(nèi)部部的順序性；；3、進(jìn)程的啟啟動(dòng)與掛起；；4、進(jìn)程與進(jìn)進(jìn)程，或其它它并發(fā)語(yǔ)句之之間的通信。。進(jìn)程語(yǔ)句process信號(hào)信號(hào)信號(hào)進(jìn)程語(yǔ)句process進(jìn)程語(yǔ)句process敏感信號(hào)表：：進(jìn)程內(nèi)要讀讀取的所有敏敏感信號(hào)（包括端口））的列表。每每一個(gè)敏感信號(hào)的變化，，都將啟動(dòng)進(jìn)進(jìn)程。格式：[標(biāo)記：]process[(敏感信號(hào)號(hào)表)]{進(jìn)程說(shuō)明明項(xiàng)}begin{順序描述述語(yǔ)句}endprocess[標(biāo)記記](méi)；信號(hào)名稱{，信號(hào)名稱稱}3、如果有wait語(yǔ)語(yǔ)句，則不不允許有敏感感信號(hào)表。PROCESS(a,b)BEGIN--sequentialstatementsENDPROCESS;PROCESSBEGIN--sequentialstatementsWAITON(a,b);ENDPROCESS;BCD-7段段顯示譯碼器器工作原理BCD-7段段譯碼器是由由7個(gè)發(fā)光二二極（LED）管構(gòu)成，，LED由特特殊的半導(dǎo)體體材料砷化鎵鎵、磷砷化鎵鎵等制成，組組裝成分段式式或點(diǎn)陣式LED顯示器器件(半導(dǎo)體體顯示器)。。分段式顯示示器(LED數(shù)碼管)由由7條線段圍圍成8型，每每一段包含一一個(gè)發(fā)光二極極管。外加正正向電壓時(shí)二二極管導(dǎo)通，，發(fā)出清晰的的光，有紅、、黃、綠等色色。只要按規(guī)規(guī)律控制各發(fā)發(fā)光段的亮、、滅，就可以以顯示各種字字形或符號(hào)。。圖5.1(a)是共共陰式LED數(shù)碼管管的原理圖圖，圖5.1(b)是其表示示符號(hào)。使使用時(shí)，公公共陰極接接地，7個(gè)個(gè)陽(yáng)極a~g由相應(yīng)應(yīng)的BCD-7段譯譯碼器來(lái)驅(qū)驅(qū)動(dòng)(控制制)，如圖圖5.1(c)所示示。圖中，，電阻是上上拉電阻，，也稱限流流電阻，當(dāng)當(dāng)譯碼器內(nèi)內(nèi)部帶有上上拉電阻時(shí)時(shí)，則可省省去。數(shù)字字顯示譯碼碼器的種類類很多，現(xiàn)現(xiàn)已有將計(jì)計(jì)數(shù)器、鎖鎖存器、譯譯碼驅(qū)動(dòng)電電路集于一一體的集成成器件，還還有連同數(shù)數(shù)碼顯示器器也集成在在一起的電電路可供選選用。BCD-7