模電-ch42時(shí)序電路

4.3時(shí)序邏輯電路概述4.6同步時(shí)序邏輯電路的分析和設(shè)計(jì)4.4計(jì)數(shù)器4.5寄存器第四章時(shí)序邏輯電路4.3時(shí)序邏輯電路概述

組合電路：電路的輸出只與當(dāng)前的輸入有關(guān)，而與以前的輸入無關(guān)。

時(shí)序電路：電路在某一給定時(shí)刻的輸出，不僅取決于該時(shí)刻電路的輸入，還取決于前一時(shí)刻電路的狀態(tài)。結(jié)構(gòu)：組合電路+存儲(chǔ)電路（觸發(fā)器）。一、什么是時(shí)序邏輯電路？結(jié)構(gòu)：由門電路構(gòu)成。輸出方程：狀態(tài)方程：Qn+1=F3(Z,Qn)驅(qū)動(dòng)方程:Z=F2(X,Qn)二、時(shí)序電路的模型Y=F1(X,Qn)輸入信號(hào)輸出信號(hào)狀態(tài)信號(hào)驅(qū)動(dòng)信號(hào)4.3時(shí)序邏輯電路概述時(shí)序邏輯電路舉例——串行加法器101101011111000000111011一位全加器D觸發(fā)器4.3時(shí)序邏輯電路概述三、時(shí)序邏輯電路的分類1.同步時(shí)序邏輯電路和異步時(shí)序邏輯電路同步時(shí)序電路：異步時(shí)序電路：所有觸發(fā)器由同一時(shí)鐘脈沖源控制沒有統(tǒng)一的時(shí)鐘脈沖4.3時(shí)序邏輯電路概述

2.計(jì)數(shù)器和狀態(tài)機(jī)

計(jì)數(shù)器：沒有輸入變量X，它僅僅在時(shí)鐘控制下自動(dòng)地改變狀態(tài)，一般直接以觸發(fā)器的狀態(tài)作為輸出。4.3時(shí)序邏輯電路概述摩爾型狀態(tài)機(jī)：輸出只和現(xiàn)態(tài)有關(guān)，與輸入無關(guān)。Y=F

(Qn

)

狀態(tài)機(jī)：除了時(shí)鐘信號(hào)之外，還有輸入信號(hào)X，它通過對(duì)輸入信號(hào)X的響應(yīng)實(shí)現(xiàn)狀態(tài)轉(zhuǎn)移。分摩爾型（Moore）狀態(tài)機(jī)和米里型（Mealy）狀態(tài)機(jī)兩類。4.3時(shí)序邏輯電路概述米里型狀態(tài)機(jī)：輸出不僅和現(xiàn)態(tài)有關(guān)，還和輸入有關(guān)。Y=F

(X,Qn

)4.3時(shí)序邏輯電路概述按計(jì)數(shù)脈沖引入方式，分為異步和同步計(jì)數(shù)器按進(jìn)位制，分為二進(jìn)制、十進(jìn)制和N進(jìn)制計(jì)數(shù)器按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器1.計(jì)數(shù)器的分類4.4計(jì)數(shù)器例：時(shí)序電路如圖所示，已知CP脈沖波形，畫出Q0~Q2的波形。CPQ1Q0Q2功能：計(jì)數(shù)、分頻、定時(shí)。0001000101100011010111110004.4計(jì)數(shù)器2.異步二進(jìn)制加法計(jì)數(shù)器的構(gòu)成規(guī)律（1）用T’觸發(fā)器構(gòu)成；（2）若觸發(fā)器要求用上升沿觸發(fā)，則應(yīng)用前級(jí)Q作為下級(jí)的CP，若觸發(fā)器要求用下降沿觸發(fā)，則應(yīng)用前級(jí)的Q作為下級(jí)的CP。4.4計(jì)數(shù)器3.異步二進(jìn)制減法計(jì)數(shù)器的構(gòu)成規(guī)律（1）用T’觸發(fā)器構(gòu)成；（2）若觸發(fā)器要求用上升沿觸發(fā)，則應(yīng)用前級(jí)Q作為下級(jí)的CP，若觸發(fā)器要求用下降沿觸發(fā)，則應(yīng)用前級(jí)的Q作為下級(jí)的CP。思考：如何用D觸發(fā)器構(gòu)成3位二進(jìn)制（8進(jìn)制）減法計(jì)數(shù)器。4.4計(jì)數(shù)器3.同步二進(jìn)制加法計(jì)數(shù)器

以8進(jìn)制計(jì)數(shù)器為例，其狀態(tài)轉(zhuǎn)換規(guī)律為：Q0每來一個(gè)CP脈沖翻轉(zhuǎn)一次；Q1只有當(dāng)Q0為1時(shí)翻轉(zhuǎn)，其余保持；Q2只有當(dāng)Q1、Q0同時(shí)為1時(shí)翻轉(zhuǎn)，其余保持。T觸發(fā)器的狀態(tài)方程當(dāng)T=1時(shí)當(dāng)T=0時(shí)4.4計(jì)數(shù)器同步二進(jìn)制加法計(jì)數(shù)器的構(gòu)成規(guī)律:

（2）令T0=1，T1=Q0，T2=Q0Q1，T3=Q0Q1Q2……3位同步二進(jìn)制加計(jì)數(shù)器邏輯圖（1）用T觸發(fā)器構(gòu)成，既可上升沿觸發(fā)也可下降沿觸發(fā)；4.4計(jì)數(shù)器4.同步二進(jìn)制減法計(jì)數(shù)器構(gòu)成規(guī)律（1）用T觸發(fā)器；（2）令4.4計(jì)數(shù)器5.同步二進(jìn)制加減計(jì)數(shù)器構(gòu)成規(guī)律（1）用T觸發(fā)器；（2）令4.4計(jì)數(shù)器6.常用的集成計(jì)數(shù)器4.4計(jì)數(shù)器型號(hào)時(shí)鐘計(jì)數(shù)功能清零預(yù)置數(shù)74160/162同步，↑十進(jìn)制加異/同步清零同步預(yù)置數(shù)74161/163同步，↑4位二進(jìn)制加異/同步清零同步預(yù)置數(shù)74LS190同步，↑十進(jìn)制加/減—異步預(yù)置數(shù)74LS191同步，↑4位二進(jìn)制加/減—異步預(yù)置數(shù)74LS192同步，↑十進(jìn)制加/減異步清零異步預(yù)置數(shù)74LS193同步，↑4位二進(jìn)制加/減異步清零異步預(yù)置數(shù)74LS390異步，↓二-五-十進(jìn)制加異步清零—74LS393異步，↓4位二進(jìn)制加異步清零—74161的主要功能：◆異步清零功能◆同步并行置數(shù)功能

◆同步二進(jìn)制加計(jì)數(shù)器◆保持功能4.4計(jì)數(shù)器◆

所有的觸發(fā)器采用同一時(shí)鐘信號(hào)。外部CP脈沖為上升沿觸發(fā)。（1）異步清零功能◆

異步清零功能。當(dāng)RD=0時(shí)，Q3Q2Q1Q0=0000。004.4計(jì)數(shù)器（2）同步并行置數(shù)功能

（RD=1,LD=0時(shí)）1011→1→0→1→14.4計(jì)數(shù)器什么是同步并行置數(shù)？（2）同步并行置數(shù)功能

（RD=1,LD=0時(shí)）1011→1→0→1→10111111114.4計(jì)數(shù)器（3）同步二進(jìn)制加計(jì)數(shù)器（RD=1,LD=1時(shí)）01111111114.4計(jì)數(shù)器1（4）保持功能（RD=1,LD=1時(shí)，EP

ET=0時(shí)）進(jìn)位輸出0000001111111114.4計(jì)數(shù)器74161的邏輯符號(hào)74161的功能表LLLLd0

d1

d2

d3計(jì)數(shù)保持保持L××××××××HL××↑d0

d1

d2

d3HHHH↑××××HHL××××××HH×L×××××

RD

LD

ET

EP

CP

D0

D1

D2

D3

Q0

Q1

Q2Q34.4計(jì)數(shù)器應(yīng)用

××××1CP（1）實(shí)現(xiàn)同步二進(jìn)制加計(jì)數(shù)111LLLLA

B

C

D計(jì)數(shù)保持保持L××××××××HL××↑A

B

C

DHHHH↑××××HHL××××××HH×L×××××RdLDETEPCPD0

D1

D2

D3

Q0

Q1

Q2Q3計(jì)數(shù)輸出0000000101000011001010101001100001110110010111111110110111001011Q3Q2Q1Q04.4計(jì)數(shù)器（2）構(gòu)成N進(jìn)制計(jì)數(shù)器◆同步置數(shù)法◆反饋清零法4.4計(jì)數(shù)器例1采用“反饋清零法”實(shí)現(xiàn)同步10進(jìn)制加計(jì)數(shù)000101000011001010011000011101100101000010010000出現(xiàn)一瞬間4.4計(jì)數(shù)器1010000101000011001010011000011101100101000001010000014.4計(jì)數(shù)器波形圖：100011000010101001101110000110010000000001004.4計(jì)數(shù)器例2采用“同步置數(shù)法”，用74161構(gòu)成十進(jìn)制加計(jì)數(shù)器0000000101000011001010011000011101100101110111001011101011111110100100000思考：校驗(yàn)一下能否自啟動(dòng)4.4計(jì)數(shù)器4.4計(jì)數(shù)器思考題：畫出如圖所示計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖。1.確定計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖；“同步置數(shù)法”構(gòu)成N進(jìn)制計(jì)數(shù)器步驟：2.根據(jù)計(jì)數(shù)器的初態(tài)確定并行數(shù)據(jù)輸入端的連接；3.根據(jù)計(jì)數(shù)器的終態(tài)確定與非門輸入端的連接。4.4計(jì)數(shù)器思考題：利用74161實(shí)現(xiàn)初態(tài)為0100的七進(jìn)制加法計(jì)數(shù)器。例3試用兩片74161構(gòu)成100進(jìn)制計(jì)數(shù)器11110000

方法一：先用兩片74161構(gòu)成256進(jìn)制計(jì)數(shù)器，然后再用“同步置數(shù)”法構(gòu)成100進(jìn)制計(jì)數(shù)器。4.4計(jì)數(shù)器11000001方法二：通過串行進(jìn)位的方法構(gòu)成256進(jìn)制計(jì)數(shù)器，再用“異步清零”法構(gòu)成100進(jìn)制計(jì)數(shù)器。4.4計(jì)數(shù)器方法三：當(dāng)M可分解成N1和N2時(shí)，可將兩個(gè)計(jì)數(shù)器分別接成N1進(jìn)制計(jì)數(shù)器和N2進(jìn)制計(jì)數(shù)器，然后再將兩個(gè)計(jì)數(shù)器級(jí)聯(lián)起來。因此，100進(jìn)制計(jì)數(shù)器可由兩個(gè)10進(jìn)制計(jì)數(shù)器級(jí)聯(lián)而成。4.4計(jì)數(shù)器思考：圖示100進(jìn)制計(jì)數(shù)器能否正常工作？4.4計(jì)數(shù)器復(fù)習(xí)：用數(shù)據(jù)選擇器構(gòu)成例4：設(shè)計(jì)一個(gè)產(chǎn)生110001001110序列碼的序列信號(hào)發(fā)生器。4.4計(jì)數(shù)器序列信號(hào)：按一定規(guī)則排列的周期性串行二進(jìn)制碼（2）按要求設(shè)計(jì)組合輸出電路。方法二：計(jì)數(shù)器+組合輸出電路（1）根據(jù)序列碼的長度S設(shè)計(jì)模S計(jì)數(shù)器，狀態(tài)可以自定；4.4計(jì)數(shù)器第一步：設(shè)計(jì)計(jì)數(shù)器設(shè)定有效狀態(tài)為Q3Q2Q1Q0=0100～1111第二步：設(shè)計(jì)組合電路

D

CBA

L0000×0001×0010×0011×01001010110110001110100001001110100101101100111011111011111 04.4計(jì)數(shù)器4.4計(jì)數(shù)器2.畫卡諾圖DCBA0001111000011110××××110001001101D

CBA

L0000×0001×0010×0011×01001010110110001110100001001110100101101100111011111011111 0

寄存器用于寄存一組二值代碼，廣泛地用于數(shù)字系統(tǒng)和數(shù)字計(jì)算機(jī)中。寄存器一般用D觸發(fā)器構(gòu)成。寄存器主要分并行寄存器和移位寄存器

兩種。1.什么是寄存器？2.寄存器的構(gòu)成3.寄存器的分類4.5寄存器和移位寄存器4.并行寄存器74HC5740只有CP脈沖的上升沿到來后，數(shù)據(jù)才能存入寄存器。4.5寄存器和移位寄存器10111011→1→0→1→1→1→0→1→174HC573的邏輯圖思考：74HC574與并行鎖存器74HC573有什么區(qū)別？4.5寄存器和移位寄存器當(dāng)LE=1時(shí)，輸出Q跟隨輸入D變化，當(dāng)LE=0時(shí)，Q保持不變。5.右移寄存器（1）用D觸發(fā)器（2）驅(qū)動(dòng)方程D0=DIR

D1=Q0

D2=Q1

D3=Q2

（3）邏輯電路圖4.5寄存器和移位寄存器101001010

溢出（4）工作波形

設(shè)移位寄存器的初始狀態(tài)Q0Q1Q2Q3=0000，DIR的輸入代碼為1011，請(qǐng)畫出各觸發(fā)器輸出端在移位過程中的波形。4.5寄存器和移位寄存器（5）仿真4.5寄存器和移位寄存器（6）8位移位寄存器74HC1644.5寄存器和移位寄存器6.左移寄存器（1）用D觸發(fā)器；（2）驅(qū)動(dòng)方程D0=Q1

D1=Q2

D2=Q3

D3=DIL

（3）邏輯圖串行數(shù)據(jù)輸入端4.5寄存器和移位寄存器7.多功能寄存器（保持、右移、左移、并行置數(shù)）（1）用D觸發(fā)器；（2）增加兩根控制信號(hào)S1、S0，用以控制寄存器的功能：S1S0

功能

00保持

01右移

10左移

11并行置數(shù)

（3）狀態(tài)方程以上4個(gè)方程可以用4個(gè)四選一的數(shù)據(jù)選擇器來實(shí)現(xiàn)。4.5寄存器和移位寄存器（4）邏輯電路圖4.5寄存器和移位寄存器（5）74LS194邏輯符號(hào)和功能表

RD

S1

S0

DIR

DIL

CP

Q0

Q1

Q2