2017組成原理考點(diǎn)精講講義

[ ]網(wǎng)絡(luò)課堂系 考研計(jì)算第一章計(jì)算機(jī)系統(tǒng)概 考綱要 復(fù)習(xí)要 第二章數(shù)據(jù)的表示和運(yùn) 考綱要 復(fù)習(xí)要 BCD 算術(shù)邏輯單元ALU的功能和結(jié) 第三章器層次結(jié) 考綱要 復(fù)習(xí)要 3.1器的分 3.2器的層次化結(jié) 2[ ]網(wǎng)絡(luò)課堂系 考研計(jì)算 器的工作原 DRAM器的工作原 只讀 主器與CPU的連 雙口RAM和多模塊 Cache的基本工作原 Cache和主存之間的映射方 Cache中主存塊的替換算 Cache寫策 虛擬 第四章指令系 考綱要 復(fù)習(xí)要 指令格 CISC和RISC的基本概 第五章處理 考綱要 復(fù)習(xí)要 CPU的功能和基本結(jié) 3[ ]網(wǎng)絡(luò)課堂系 考研計(jì)算 第六章總 考綱要 復(fù)習(xí)要 總線概 圖2-6- 4種類型的三態(tài) 總線仲 總線標(biāo) 第七章輸入輸出系 考綱要 復(fù)習(xí)要 I/O系統(tǒng)基本概 外部設(shè) 外 I/O接口（I/O控制器 I/O接口的功能和基本結(jié) I/O端口及其編 I/O方 DMA方 參考文 4[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課PAGEPAGE6第一章計(jì)算機(jī)系統(tǒng)概考綱要吞吐量、響應(yīng)時(shí)間 時(shí)鐘周期、主頻、CPI、 執(zhí)行時(shí)間；MIPS、MFLOPS復(fù)習(xí)要計(jì)算機(jī)發(fā)展歷計(jì)算機(jī)的發(fā)程序概世界上第一臺(tái)計(jì)算機(jī)ENIAC有一個(gè)很大的缺點(diǎn)，即它的容量極小，只能用線路連在研制ENIAC的同時(shí)，以美籍匈牙利數(shù)學(xué)家馮·為首的研制小組提出了“程程序概念的基礎(chǔ)上，通常把符合“程序概念”的計(jì)算機(jī)統(tǒng)稱為馮·型計(jì)算機(jī)。計(jì)算機(jī)系統(tǒng)層次結(jié)[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課PAGEPAGE11第6（虛擬機(jī)器第5（虛擬機(jī)器第4（虛擬機(jī)器

翻譯（應(yīng)用軟件包匯編語言機(jī)器具有L4匯編語言機(jī)器具有L4機(jī)器語言（匯編語言高級(jí)語言機(jī)器具有L5機(jī)器語言（高級(jí)語言應(yīng)用語言機(jī)器具有L6機(jī)器語言（應(yīng)用語言翻譯（匯編程序第3（虛第3（虛擬機(jī)器操作系統(tǒng)機(jī)器具有L3機(jī)器語言（作業(yè)控制語言等部分解釋第2（實(shí)際機(jī)器第1（實(shí)際機(jī)器

解傳統(tǒng)機(jī)器具有L2傳統(tǒng)機(jī)器具有L2機(jī)器語言（機(jī)器指令語言微程序機(jī)器具有L1機(jī)器語言（微指令系統(tǒng)硬聯(lián)邏第0（實(shí)際機(jī)器圖2-1-1計(jì)算機(jī)系統(tǒng)的多層次結(jié)器器數(shù)地址或指控制輸入設(shè)運(yùn)算 輸出設(shè)圖2-1-2計(jì)算機(jī)硬件系統(tǒng)的組成框計(jì)算機(jī)中，往往將CPU制成一塊，稱為微處理器。輸入設(shè)備、輸出設(shè)備、輔助器等）稱為設(shè)備或外部設(shè)備。輸入設(shè)輸出設(shè)常用的輸出設(shè)備是和顯示器，輔助器也可以看作輸出設(shè)備。器在計(jì)算機(jī)系統(tǒng)中，規(guī)模較大的器往往分成若干級(jí)，稱為系統(tǒng)。如圖21所示的是常見的三級(jí)系統(tǒng)。主器可由P直接，存取速度快，但容量較小，一般用來存放當(dāng)前正在執(zhí)行的程序和數(shù)據(jù)。輔助器的容量大，價(jià)格較低，但存取速度較慢，一般用來存放暫時(shí)不參與運(yùn)行的程序和數(shù)據(jù)，不可以直接輔存，輔存中的程序和數(shù)據(jù)在需要時(shí)才傳送到主存，因此它是主存的補(bǔ)充和后援。當(dāng)P速度很高時(shí)，為了使存儲(chǔ)器的速度能與P間增設(shè)了一級(jí)Cach高速緩沖器。CacheP提供指令和數(shù)據(jù)。

圖2-1-3三級(jí)系數(shù)，并存放運(yùn)算結(jié)果。寄存器的存取速度比器的存取速度快得多?？刂脾俨僮飨到y(tǒng)。操作系統(tǒng)的主要任務(wù)是管理和控制計(jì)算機(jī)各種資源（包括硬件、軟件及其他信息使用和而配置的軟件。[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課 A．運(yùn)算器、器、控制 B．外部設(shè)備和主C．主機(jī)和實(shí)用程 D．配套的硬件設(shè)備和軟件系【答案】D【例1.2】由0、1代碼組成的語言，稱為 A．匯編語 B．自然語 C．機(jī)器語 D．高級(jí)語【答案】Ca+bc（設(shè)a、b、c35～78），如果采用單累加寄存器結(jié)構(gòu)的運(yùn)算器，完成上述計(jì)算至少需要5號(hào)單元中，參加運(yùn)算的數(shù)也必須存放在主存指定的單元中，主存中有關(guān)單元的內(nèi)容如圖214a214b的器數(shù)據(jù)寄存器是用來暫存從主存中讀出的數(shù)據(jù)或?qū)懭胫鞔娴臄?shù)據(jù)的。存

主abc

[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課圖2-1-4計(jì)算機(jī)執(zhí)行過程實(shí)計(jì)算機(jī)性能指1．機(jī)器字定的，如：In80x86系列中，一個(gè)字等于16位；IBM303X系列中，一個(gè)字等于32位。數(shù)據(jù)總線一次所能并行傳送信息的位數(shù)，稱為數(shù)據(jù)通路寬度。這里所說的數(shù)據(jù)通路寬度（內(nèi)部寄存器的大小P的內(nèi)、外數(shù)據(jù)總線寬度相等，也有些的內(nèi)、外數(shù)據(jù)總線寬度不相等。表2-1-1K，M，G，T，P210=1220=1048230=1073741240=1099511627250=1125899906842存取時(shí)間Ta又稱為時(shí)間或讀寫時(shí)間，它是指從啟動(dòng)一次器操作到完成該操作所運(yùn)算速儲(chǔ)器、I/O操作、操作系統(tǒng)開銷等時(shí)間）的總和。術(shù)，使指令執(zhí)行高度并行化，常常是一個(gè)系統(tǒng)時(shí)鐘周期內(nèi)可以處理若干條指令CPI參數(shù)經(jīng)常用IPC表示，即每個(gè)時(shí)鐘周期執(zhí)行的指令數(shù)。IPC＝1CPU執(zhí)行時(shí)間CPUIC′ 時(shí)鐘頻上式表明，CPU期數(shù)；③指令條數(shù)IC。MIPSMIPS表示每秒執(zhí)行多少百萬條指令。對(duì)于一個(gè)給定的程序，MIPS定義 =主頻=主頻 MFLOPS表示每秒執(zhí)行多少百萬次浮點(diǎn)運(yùn)算。對(duì)于一個(gè)給定的程序，MFLOPS定義= A．主 B．主存容 【答案】D性能的主要參數(shù)，也就是說主頻高和主存大的計(jì)算機(jī)并不一定就能獲得好的性能。MIPS和MFLOPS都是標(biāo)志系統(tǒng)性能的主要參數(shù)，MIPS用來描述計(jì)算機(jī)的定點(diǎn)運(yùn)算速度，MFLOPS A．僅I和 B．僅I和 【答案】D【分析】一般說來，CPU時(shí)鐘頻率（主頻）越高，CPU的速度就越快；優(yōu)化數(shù)據(jù)通路結(jié)【例1.5】微機(jī)A和B是采用不同主頻的CPU，片內(nèi)邏輯電路完全相同（2）A機(jī)的平均指令執(zhí)行速度0.4MIPS，所以A機(jī)的平均指令周期10.4MIPS2.5μs輯電路完全相同，所以B機(jī)平均每條指令的時(shí)鐘周期數(shù)CPIB=20。 第二章數(shù)據(jù)的表示和運(yùn)考綱要BCD（二）定點(diǎn)數(shù)的表示和（三）浮點(diǎn)數(shù)的表示和復(fù)習(xí)要數(shù)制與編也有特定的編碼方法，同時(shí)，數(shù)據(jù)也是必不可少的編碼方法。個(gè)數(shù)位計(jì)滿10就向進(jìn)位，即逢十進(jìn)一。10004×103，“9900，該位的權(quán)100，這一位所代表的數(shù)值等91009×102(N)r=Kn×rn+Kn-1×rn-1+…+K0×r0+K-1×r-1+…+K-m×r-

kirr進(jìn)制數(shù)的進(jìn)位原則是：逢r A．六進(jìn) D．九進(jìn)逢二進(jìn)一。任意數(shù)位的權(quán)是2i。表2-2-1常用的二進(jìn)制數(shù)的權(quán)權(quán)權(quán)1248理器件來表示兩個(gè)數(shù)碼：“0”或“1”。③工作可靠由于采用兩種穩(wěn)定狀態(tài)來表示數(shù)碼，使數(shù)據(jù)的、傳送和處理都變得可8，進(jìn)一，每個(gè)數(shù)位可取8個(gè)不同的數(shù)碼（0～7）中的任意一個(gè)。r=8=233位數(shù)碼編為一組就是一位八進(jìn)制數(shù)碼，兩者之間的轉(zhuǎn) =00011011.101001101100B 表2-2-2幾種常用進(jìn)位計(jì)數(shù)制對(duì)照0001112223334445556667778899ABCDEFFQ=3×81+7×80+2×8-4E6.CH=4×162+14×161+6×160+12×16-2…2…↑2 …2…余數(shù)2 …2…25…22…21…（0B轉(zhuǎn)換，不同的是此時(shí)應(yīng)當(dāng)用8或16連續(xù)地去除十進(jìn)制整數(shù)?！?…（）×2…×2[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課…×2↓…轉(zhuǎn)換，不同的是此時(shí)應(yīng)當(dāng)用8或16連續(xù)地去乘十進(jìn)制小數(shù)。了表2-2-1列出的二進(jìn)制數(shù)每一位上的權(quán)值，就很容易將這個(gè)二進(jìn)制數(shù)寫出來。例如： N2=11001，表示無符號(hào)數(shù)25定二進(jìn)制數(shù)的最為符號(hào)位，“0”表示正號(hào)，“1”表示負(fù)號(hào)。這種在計(jì)算機(jī)中使用的表N1=01001，表示+9{[X]={原

0X22nX2n|X 2nX【例2.4】寫出X1=1101和X2=–1101的原碼表示形式，假設(shè)字長為5 [X1]原 [X2]原 【分析】8位原碼能表示的不同數(shù)據(jù)的個(gè)數(shù)共28?1個(gè)，其中127個(gè)正數(shù)，127個(gè)負(fù)數(shù)，還有0。這是因?yàn)樵谠a表示中，零有兩種表示形式，[+0]原= ，[?0]原= 若真值為純整數(shù)，它的補(bǔ)碼形式為XsX1X2…Xn，其中Xs表示符號(hào)位。補(bǔ)碼的定義[X]={補(bǔ)

0X2 (mod2n1X2n1|X 2nX【例2.6】寫出X1=1101和X2=–1101的補(bǔ)碼表示形式，假設(shè)字長為5 [X1]補(bǔ) [X2]補(bǔ)=2n+1+X=25+(–1101)=[+0]補(bǔ)=[–0]補(bǔ)當(dāng)X為正數(shù)時(shí)，[X]補(bǔ)=[X]原=X當(dāng)X為負(fù)數(shù)時(shí)，其[X]補(bǔ)等于把[X]原除去符號(hào)位外的各位求反后再加“1當(dāng)X為負(fù)數(shù)時(shí)，由[X]原轉(zhuǎn)換為[X]補(bǔ)的另一種更有效的方法是：自低位向，遇到的第一【例2.7】已知[X]原=11110011000，求[X]【解答】[X]原=1111001[X]補(bǔ)=1000110不變?nèi)?不若真值為純整數(shù)，它的反碼形式為XsX1X2…Xn，其中Xs表示符號(hào)位。反碼的定義[X]={反

0X2 (mod(2n11) 2nX【例2.8】寫出X1=1101和X2=–1101的反碼表示形式，假設(shè)字長為5 [X1]反 [X2]反=(2n+1–1X25–1)6．3②最都表示符號(hào)位，補(bǔ)碼和反碼的符號(hào)位可作為數(shù)值位的一部分看待，和數(shù)值位一表2-2-3列出了真值與3種機(jī)器數(shù)間的對(duì)照。表中設(shè)字長等于4位（含一位符號(hào)位）表2-2-3真值與3種機(jī)器數(shù)間的對(duì)[X]原、[X]反、[X][X][X][X]————BCD表2-2-4常見的BCD84212421301234567891．84218421碼又稱為自然BCD碼，簡稱NBCD碼，4位二進(jìn)制代碼的位權(quán)從高到低分別為D=8b3+4b2+2b1+1b0③不允許出現(xiàn) 。這個(gè)代碼 但這是兩個(gè)完全不同的概念，不能。例如：一個(gè)兩位的十進(jìn)制數(shù)39，它可以表示為(0011 2．2421數(shù)的2421碼是，3對(duì)9的補(bǔ)數(shù)是6碼是，即將3的2421③不允許出現(xiàn)0101～。這個(gè)代碼在碼中是碼3余3碼是一種無權(quán)碼，從表2-2-4中可以看出，余碼是在碼的基礎(chǔ)上加形成的③不允許出現(xiàn) 【答案】A1表2-2-5ASCII字符編碼0@P`p！1AQaq＂2BRbr#3CScs$4DTdt%5EUeu&6FVfv＇7GWgw(8HXhx)9IYiy*：JZjz+；K[k{，<L\l|-=M]m}．>N↑n~/？O_o0～9301140000～1001。如果去掉3位或?qū)?位清零，只保留低4位，好是二進(jìn)制形式的0～9。這樣既滿足了正常的排序關(guān)系，又有利于實(shí)現(xiàn)ASCII編碼與二進(jìn)制數(shù)之間的轉(zhuǎn)換。對(duì)應(yīng)關(guān)系，差別僅在b5這一位上，若為0，則是大寫字母，若為1，則是小寫字母。利用此規(guī)字符串是指一串連續(xù)的字符。通常，它們?cè)谄髦姓加靡黄B續(xù)的空間，每個(gè)字節(jié)存放一個(gè)字符代碼，字符串的所有元素（字符）在物理上是鄰接的，這種字符串的方法稱為向量法，它是最簡單、最節(jié)省空間的方法。但是，當(dāng)字符串需要進(jìn)行刪除和插入操作此最多能表示出128×128=16384個(gè)漢字。 注意：漢字區(qū)位碼并不等于漢字國標(biāo)碼，它們兩者之間的關(guān)系可用以下公式表示【答案】國標(biāo)碼為343AH ↓↓ + 例如，上述“啊”字的國標(biāo)碼是3021H，其機(jī)內(nèi)碼則是B0A1H漢字點(diǎn)陣中，凡筆畫所到之處，記為“1”，否則記為“0”。16×16、24×24、32×3248×48的點(diǎn)陣結(jié)構(gòu)。顯然，點(diǎn)陣越大，輸出漢字的質(zhì)量越高，每個(gè)漢字所占用的字節(jié)數(shù)也越高，如表2-2-6所示。表2-2-6漢字點(diǎn)陣分奇偶是一種最簡單的數(shù)據(jù)，可以檢測出一位錯(cuò)誤（或奇數(shù)位錯(cuò)誤），但不能確定出錯(cuò)的位置，也不能檢測出偶數(shù)位錯(cuò)誤。奇偶是一種應(yīng)用最廣泛的，常[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課奇偶校11圖2-2-1表2-2-7給出幾個(gè)字節(jié)的奇偶的編碼結(jié)果表2-2-7奇偶實(shí)有效信息（8位奇（9位偶（9位在表2-2-7所示的奇或偶中，最高一位為校驗(yàn)位，其余8位為信息位奇形 偶形

AABD7 D5 D3 D1D0D圖2-2-2奇偶校驗(yàn)位的形成及校偶形成＝D7D6D5D4D3D2D1奇形成＝D7D6D5D4D3D2D1偶校驗(yàn)出錯(cuò)＝DD7D6D5D4D3D2D1奇校驗(yàn)出錯(cuò)＝DD7D6D5D4D3D2D12.11】已知大寫英文字母“AASCII41H，現(xiàn)字母“F”被存放在某個(gè)單元中，若采用偶校驗(yàn)（假設(shè)最作為校驗(yàn)位，則該單元中存放的十六進(jìn)制數(shù)據(jù)是（。 【分析】英文字母在ASCII編碼表中按順序排列，因?yàn)椤癆”的ASCII碼值為41H，而“F”是第6號(hào)字母，所以“F”的ASCII碼值應(yīng)為46H= 驗(yàn)位為1。單元中存放的是整個(gè)（包括校驗(yàn)位和信息位）應(yīng)為 【例2.12設(shè)在數(shù)據(jù)傳送中采用偶校驗(yàn)若接收到代碼 ，則表明傳送（A．未出現(xiàn)錯(cuò) D．出現(xiàn)奇數(shù)位11001011→101011100→010011010→0第四字節(jié)0010101→↓↓↓↓↓↓↓↓縱向校驗(yàn)位0011000海明碼也是廣泛采用的一種有效的，主存的ECC校驗(yàn)采用的就是與此類似的校驗(yàn)引起有關(guān)的幾個(gè)校驗(yàn)位的值發(fā)生變化，這不但可以發(fā)現(xiàn)錯(cuò)誤，還能錯(cuò)誤的位置，為自動(dòng)表2-2-8信息位N值與校驗(yàn)位KN45678H13H12…H2 校驗(yàn)位Pi（i=1～4）的偶校驗(yàn)的結(jié)果為在這種安排下，每一位信息位都均勻地出現(xiàn)在3個(gè)Pi值的形成關(guān)系[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課校驗(yàn)得到的結(jié)果值S5～S1（指誤字），它能反映13位海明碼的出錯(cuò)情況S5～S1中有3位不為0，表明是一位信息位出錯(cuò)。出錯(cuò)位的位號(hào)由S4～S14位代碼值指⑤當(dāng)息位的海明碼位號(hào)由S4～S1這4位的譯碼值（分別為12，11，10，9，7，6，5，3）。例如，表2-2-9海明碼出11011001101000111110000000010000111100000110011001100010101010101 】設(shè)有一個(gè)位信息 110100110101上述海明碼傳送到接收方后，若H11（D7）位發(fā)生了錯(cuò)誤，原碼字111100110101[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課111100110101↓110100110101循環(huán)冗余是通過除法運(yùn)算來建立有效信息位和校驗(yàn)位之間的約定關(guān)系的。假設(shè)，產(chǎn)生的余數(shù)R(X)就是檢驗(yàn)位。有效信息和檢驗(yàn)位相拼接就構(gòu)成了CRC碼。當(dāng)整個(gè)CRC信息位為N位，校驗(yàn)位為K位，則該被稱為（N+K,N）碼。NK圖2-2-3循環(huán)冗余的格②把

=Q(X)+④把左移K位以后的有效信息與余數(shù)R(X)作模2加減，拼接為CRC碼，此時(shí)的CRC碼共N+K M(X)X3

=1110+定點(diǎn)數(shù)的表示和運(yùn)Xn-圖2-2-4定點(diǎn)小數(shù)格若機(jī)器數(shù)為補(bǔ)碼，當(dāng)Xs=1，X1～Xn均等于0時(shí)，X為絕對(duì)值最大的負(fù)數(shù)，其真值等于X絕對(duì)值最大負(fù)數(shù)=–1綜上所述，設(shè)機(jī)器字長有n+1位，原碼定點(diǎn)小數(shù)的表示范圍為–(1–2-n)～(1–2-n)，補(bǔ)碼小數(shù)的表示范圍為–1～(1–2-n)。若字長為8位，原碼定點(diǎn)小數(shù)的表示范圍為 128 127定點(diǎn)整數(shù)即純整數(shù)，小數(shù)點(diǎn)位置隱含固定在最低有效數(shù)位之后，如圖2-2-5n位數(shù)Xn-小數(shù)點(diǎn)位置(隱含數(shù)圖2-2-5定點(diǎn)整數(shù)格 D【答案】A法就不正確了。因?yàn)榧僭O(shè)機(jī)器字長為8位，在整數(shù)表示時(shí)，[?1]原= ，[?1]補(bǔ)= [?1]反= 若將運(yùn)算結(jié)果存放在一個(gè)8位寄存器中，則下列運(yùn)算會(huì)發(fā)生溢出的是（ 負(fù)數(shù)，r12，r214，r3?112，r4?8r2×r315683個(gè)算式結(jié)果都未超過127，不發(fā)生溢出。符號(hào)位為CH代表正號(hào)，DH代表負(fù)號(hào)，另外有4位十進(jìn)制數(shù)，即從?至。22。不同機(jī)器數(shù)算術(shù)移位后的空位添補(bǔ)規(guī)則如表2-2-10所示。表2-2-10不同機(jī)器數(shù)算術(shù)移位后的空位添補(bǔ)規(guī)001原碼定點(diǎn)數(shù)的加/補(bǔ)碼定點(diǎn)數(shù)的加/[X+Y]補(bǔ)=[X]補(bǔ)+[Y][X–Y]補(bǔ)=[X+(–Y)]補(bǔ)=[X]補(bǔ)+[–Y]補(bǔ)被稱為[Y]補(bǔ)的機(jī)器負(fù)數(shù)，由[Y]補(bǔ)求[–Y]補(bǔ)的過程稱為對(duì)[Y]補(bǔ)變補(bǔ)（求補(bǔ)），表示為[–Y]補(bǔ)=[[Y]補(bǔ)]變【例2.18】已知Y=–0.0110，求[Y]原、[Y]補(bǔ)和[–Y]補(bǔ)【解答】[Y]原=1.0110，[Y]補(bǔ)=1.1010，[–Y]補(bǔ)【例2.19】已知Y=0.0110，求[Y]原、[Y]補(bǔ)和[–Y]補(bǔ)【解答】[Y]原=0.0110，[Y]補(bǔ)=0.0110，[–Y]補(bǔ)【例2.20】已知A=0.1011，B=–0.1110，利用補(bǔ)碼加減運(yùn)算規(guī)則，求A+B【解答】[A]補(bǔ)=0.1011，[B]補(bǔ) [A] [A+B]因?yàn)閇A+B]補(bǔ)=1.1101，所以【例2.21】已知A=0.1011，B=–0.0010，利用補(bǔ)碼加減運(yùn)算規(guī)則，求A–B【解答】[A]補(bǔ)=0.1011，[B]補(bǔ)=1.1110，[–B]補(bǔ) [A] [A–B]因?yàn)閇A–B]補(bǔ)=0.1101，所以在計(jì)算機(jī)算術(shù)運(yùn)算中，有時(shí)必須將采用給定位數(shù)表示的數(shù)轉(zhuǎn)換成具有位數(shù)的某種表 【分析】十進(jìn)制數(shù)?121的8位二進(jìn)制補(bǔ)碼表示為 符號(hào)擴(kuò)展，表示為1111111110000111?！纠?.23】一個(gè)C語言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量x、y和z，其中x和z為int型，y為short型。當(dāng)x=127，y=?9時(shí)，執(zhí)行賦值語句z=x+y后，x、y和z的值分別是（ 【答案】D【分析】x和z為int型，數(shù)據(jù)長32位，y為short型，數(shù)據(jù)長16位，均用補(bǔ)碼表示。因?yàn)閤=127D= B，y=?9D=?1001B，所以有x= FH，y=FFF7H。執(zhí)行賦值語句z=x+y，y需要擴(kuò)展符號(hào)位之后，再與x相加，z=x+y= F+FFFFFFF7H=H來存放部分積與最后乘積的部分，它的初值為0。運(yùn)算結(jié)束后寄存器C改為存放乘積的低表2-2-11Booth乘法運(yùn)判斷Yn 00原部分積+[X]補(bǔ)，右移一1原部分積+[–X]補(bǔ)，右移1圖2-2-6Booth乘法【例2.24】已知X=–0.1101，Y=0.1011；求X×Y 【分析】有：[X]補(bǔ)=11.0011→B，[Y]補(bǔ)=0.1011→C，0→A，[–X]補(bǔ)因?yàn)閇X×Y]補(bǔ) 3個(gè)寄存器。AB寄存器分別用來存放被除數(shù)和除數(shù)，C寄存器用來存放商，它的初值為0。運(yùn)算結(jié)束后A寄存器的內(nèi)容為擴(kuò)大了若干倍的余數(shù)。表2-2-12補(bǔ)碼加減交替[X]補(bǔ)與[Y][ri]補(bǔ)與[Y][X]補(bǔ)–[Y]1[ri+1]補(bǔ)=2[ri]補(bǔ)–[Y]0[ri+1]補(bǔ)=2[ri]補(bǔ)+[Y][X]補(bǔ)+[Y]1[ri+1]補(bǔ)=2[ri]補(bǔ)–[Y]0[ri+1]補(bǔ)=2[ri]補(bǔ)+[Y]補(bǔ)碼加減交替除法的算法流程如圖2-2-72-2-7補(bǔ)碼加減交替除法算法【例2.25】已知X=0.1000，Y=–0.1010；求X÷Y+ 【分析】有：[X]補(bǔ)=00.1000→A，[Y]補(bǔ)=11.0110→B，0→C，[–Y]補(bǔ) 1.1110 0.00102 0.00102因?yàn)閇]補(bǔ)Y

，所以Y

補(bǔ)碼加/設(shè)參加運(yùn)算的兩數(shù)為X和Y，做加法運(yùn)若X和Y異號(hào)，實(shí)際上是做兩數(shù)相減，所以不會(huì)溢 [X]補(bǔ) [Y]補(bǔ) [S]補(bǔ)當(dāng)Xs=Ys=0，Ss=1時(shí)，產(chǎn)生正溢；當(dāng)Xs=Ys=1，Ss=0時(shí)，產(chǎn)生負(fù)溢

YsSs+XsYs溢。故溢出條件為：溢出CsC1+CsC1如果將符號(hào)位擴(kuò)充為兩位（Ss1和Ss2），則既能檢測出是否溢出，又能結(jié)果的符號(hào)。 浮點(diǎn)數(shù)的表示和運(yùn)在科學(xué)計(jì)算中，計(jì)算機(jī)處理的數(shù)往往是混合數(shù)，如果要將這些數(shù)變?yōu)樯鲜黾s定的兩種定點(diǎn)數(shù)形式，就必須在運(yùn)算前設(shè)定一個(gè)比例因子，把原始的數(shù)縮小成定點(diǎn)小數(shù)或擴(kuò)大成定點(diǎn)整數(shù)。另外在運(yùn)算中常常會(huì)遇到非常大或非常小的數(shù)值，如果用同樣的比例因子來處[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課em階碼部分尾數(shù)部分圖2-2-8浮點(diǎn)數(shù)的一般格- 2k點(diǎn)數(shù)為最大正數(shù)：X- 2k 絕對(duì)值最大的負(fù)數(shù)）時(shí)，該浮點(diǎn)數(shù)為絕對(duì)值最大負(fù)數(shù)：X絕對(duì)值最大負(fù)數(shù)=–122k1 規(guī)格化浮點(diǎn)數(shù)的尾數(shù)M的絕對(duì)值應(yīng)在下列范圍內(nèi)：1≤|M|＜1r2即當(dāng)1≤M＜1時(shí)，應(yīng)有0.1xx…x形式；當(dāng)–1≤M＜–1時(shí)，應(yīng)有1.0xx…x形式。 =–2 =2 =2

表2-2-13浮點(diǎn)數(shù)的[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課k(1–2-n)22k–122kkkk[X]移=偏置值【例2.26】已知，求[X]移【解答】[X]移==而此時(shí)：[X]補(bǔ)【例2.27】已知【解答】[X]移，求[X]移 而此時(shí)：[X]補(bǔ)表2-2-14偏置值為27的移碼、補(bǔ)碼和真值之間X（十進(jìn)制X（二進(jìn)制[X][X]––┇┇┇┇–01┇┇┇┇從表2-2-14中，可以看出這種移碼具有以下特 底；尾數(shù)部分10位（含一位數(shù)符，位于尾數(shù)的最補(bǔ)碼表示，規(guī)格化。分別寫出下列 ，2?12-25=2?33 - ，?12251231IEEE754標(biāo)浮點(diǎn)數(shù)采用IEEE754標(biāo)準(zhǔn)，它與前面介紹的浮點(diǎn)數(shù)格式有一些差別。mEmE數(shù)符階碼部分，用移碼表示 圖2-2-9IEEE754標(biāo)準(zhǔn)的浮點(diǎn)數(shù)格IEEE754標(biāo)準(zhǔn)中有3種形式的浮點(diǎn)數(shù)，它們具體格式見表2-2-15表2-2-15IEEE754標(biāo)準(zhǔn)中的3種浮點(diǎn)1811下面以32位的短浮點(diǎn)數(shù)為例，討論浮點(diǎn)代碼與其真值之間的關(guān)系。最為數(shù)符位；其階碼是以移碼形式的。對(duì)于短浮點(diǎn)數(shù)，偏置值為127（7FH）；長浮點(diǎn)數(shù)，偏移量為1023（3FFH）。浮點(diǎn)數(shù)階碼部分之前，偏置值要先加到階碼真值上。上述例子中，階碼（402H）【答案】短浮點(diǎn)數(shù)格式為42C88000H 表示為十六進(jìn)制的代碼=42C88000H【例2.30】把短浮點(diǎn)數(shù)C1C90000H轉(zhuǎn)換成為十進(jìn)制 v=(–1)S×(1.f)×2E-浮點(diǎn)數(shù)的加/

A=MA×B=MB×=EA＜EB，則MA右移。每右移一位，EA+1→EA，直至EA=EB為止212①00.1xx…②11.0xx…③00.0xx…④11.1xx…⑤01.xxx…⑥10.xxx…左規(guī)Cs1Cs2C1+Cs1Cs2③下舍上入法：下舍上入就是0舍1入，相當(dāng)于十進(jìn)制中的四舍五入。用將要舍去的q位[EC]補(bǔ)=01,xxxx，表示上溢。此時(shí)，浮點(diǎn)數(shù)真正溢出，機(jī)器需停止運(yùn)算，做溢出中斷A=0.101110×2-B=–(0.101011)×2- 首先對(duì)階，求階差：ΔEEA–EB=浮浮 [A+B]浮 兩個(gè)數(shù)X=27×29/32，Y=25×5/8，則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是（。 D．發(fā)生溢【答案】D第一步，對(duì)階：第一個(gè)數(shù)X=27×29/32，浮點(diǎn)數(shù)格式為00111 浮點(diǎn)數(shù)格式00101 。對(duì)階原則是小階向大階看齊，MY右移兩位，EY+2，浮點(diǎn)數(shù)格式為00111 ，浮點(diǎn)數(shù)格式為00111 數(shù)格式為01000 不是最終結(jié)果，B選項(xiàng)少了第三和第四步，C選項(xiàng)少了第四步。32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為真是（。 A．僅Ⅰ和 D．僅Ⅲ和【分析】ffloatint時(shí)，小數(shù)部分會(huì)丟失，故Ⅱ的結(jié)果不為真；d+f算術(shù)邏輯單11和00…01相加，最低位產(chǎn)生的進(jìn)位將逐位影響至最，因此，并行加法器的最長運(yùn)算時(shí)并行加法器中的每一個(gè)全加器都有一個(gè)從低位送來的進(jìn)位輸入和一個(gè)傳送給的進(jìn)位Ci=AiBi+(Ai⊕Bi)Ci-Ci=Gi+PiCi- … … An 圖2-2-10串行進(jìn)位的并行加法┇-┇4位4位4位 4位4位4位 4位4位

圖2-2-1116位單級(jí)先行進(jìn)位加法 4 4 4 43 432 *432 +P*P432 BCLA加法器。164BCLA1CLA電路組成，如圖2-2-12所示。GCLAGCLA電1.G P G P G P5 224位加法114位加法 4位加法4位4位加法4位加法 圖2-2-1216位兩級(jí)先行進(jìn)位加法 A．門電路的級(jí)延 D．各位加法器速度的不【分析】加法器是整個(gè)運(yùn)算器的，提高加法器的運(yùn)算速度最直接的方法就是多位并4個(gè)選項(xiàng)均會(huì)對(duì)加法器的速度產(chǎn)生影響，但只有進(jìn)位傳遞延遲對(duì)并行加法器ALU乘、除運(yùn)算，最終都能歸結(jié)為加法運(yùn)算。因此，ALU的首先應(yīng)當(dāng)是一個(gè)并行加法器，同能執(zhí)行種算術(shù)運(yùn)算和種邏輯運(yùn)算。表- 給出了以負(fù)邏輯為例 的算

表2-2-1674181的算術(shù)/邏輯運(yùn)算功能F=F=AF=F=ABF=AF=ABF=AF=F=AF=A加(AB)F=F=AB加(A+B)F=AF=A減BF=A減F=A+F=A+F=(AB)F=AF=A加F=F=A加F=A加BF=AB加F=AB加(A+B)F=(A+B)F=A加F=A加AF=AF=AB加F=AB加AF=ABF=AB加AF=A*：A加A=2A，算術(shù)左移一位第三章器層次結(jié)系統(tǒng)是由幾個(gè)容量、速度和價(jià)格各不相同的器構(gòu)成的層次結(jié)構(gòu)系統(tǒng)。本章討論系統(tǒng)的分類和層次結(jié)構(gòu)，半導(dǎo)體隨機(jī)器和只讀器的工作原理和組成方式，以及運(yùn)用半導(dǎo)體組成主器的一般原則和方法，還介紹了雙口RAM、多模塊器、考綱要（一）器的分 （二（二（三）半導(dǎo)體隨機(jī)存?。ㄋ模┲蛔xMROM、PROM、EPROMFlash（五）主器與CPU的連（六）雙口RAM和多模塊雙端 RAM；交叉編址和低位交叉編址的多模塊器（七）高速緩沖器（八）虛擬復(fù)習(xí)要3.1器的分按器在計(jì)算機(jī)系統(tǒng)中的作用分主存用來存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，CPU可直接隨機(jī)地進(jìn)行讀/寫。主存具有一定容量，存取速度較高。由于CPU要頻繁地主存，所以主存的性能在很大程[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課（3）（3）器用靈活，主要用作主存，也可用作高速緩沖器。ROM的特點(diǎn)是：器的內(nèi)容只能隨機(jī)讀出而不能寫入。由于信息一旦寫入器就固定不變了，即使斷電，寫入的內(nèi)容也不會(huì)丟失，所以又稱為固定器。ROM除了存放某些系統(tǒng)程序（如BIOS程序）外，還用來存放的子程序，或用作函數(shù)發(fā)生器、字符發(fā)生器及按介質(zhì)分采用半導(dǎo)體器件制造的器，主要有MOS型器和雙極型（TTL電路或ECL電路）器兩大類。MOS型器具有集成度高、功耗低、價(jià)格便宜、存取速度較慢等特點(diǎn)；雙[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課斷電后，信息即的器，稱易失性器，例如，半導(dǎo)體RAM。斷電后信息仍然保存的器，稱非易失性器，例如，ROM、磁芯器、磁表面器和光3.2器的層次化結(jié)速度的器，按一定的體系結(jié)構(gòu)組織起來，形成一個(gè)統(tǒng)一整體的系統(tǒng)。層…多級(jí)層次如圖2-3-1所示。從CPU的角度來看，n種不同的器（M1～Mn）在邏輯層…圖2-3-1多級(jí)層 分別為SM、TA1、C1和SM、TA2、C2。 C1SM MM MM 當(dāng)SM1SM2時(shí)，C≈C2H定義為CPU產(chǎn)生的邏輯地址能在M1中到的概率。在一個(gè)程序執(zhí)行期間，設(shè)N1為M1中次數(shù)，N2為M2的次數(shù)。 N1N2 []網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課【答案】D N1N

存的次數(shù)）N1+N2=1000次，其中Cache的次數(shù)N1為訪存次數(shù)減去失效次（1000?50=950層次，失效率為1?H。e=【答案（1）H=0.96，（2）TA=46.4ns，（3）e=86.2% 5000

（3）e=TA1

40主輔主輔助硬輔助軟主輔主輔助硬輔助軟 圖2-3-2兩 層[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課 半導(dǎo)體隨機(jī)存取半導(dǎo)體隨機(jī)器RAM又可分為靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DRAM）兩種SRAM器的工作原個(gè)單元。SRAM器的單元是穩(wěn)態(tài)觸發(fā)器來信息的。 器的工作原DRAM集成度高，功耗小，但存取速度慢，一般用來組成大容量主DRAM一般選定的最大刷新間隔為2ms或4ms甚至更同的概念，切不可加以。重寫是隨機(jī)的，某個(gè)單元只有在破壞性讀出之后才需要重寫。而刷新是定時(shí)的，即使許多單元長期未被，若不及時(shí)補(bǔ)充電荷的話，信息也會(huì)DRAM例如，對(duì)具有1024個(gè)單元（排列成32×32的矩陣）的進(jìn)行刷新，刷新是按行進(jìn)行的，且每刷新一行占用一個(gè)存取周期，所以共需32個(gè)周期以完成全部單元的01……396801……3968個(gè)周期（1984 32個(gè)周期（16刷新間隔（2圖2-3-3集中刷新方式示意讀//…讀/寫刷新圖2-3-4分散刷新方式示意對(duì)于32×32矩陣，在2ms內(nèi)需要將32行刷新一遍，所以相鄰兩行的刷新時(shí)間間隔32=62.5s，即每隔62.5s安排一個(gè)刷新周期。在刷新時(shí)讀寫，如圖2-3-5所示讀讀/ 刷62 0.5讀/62.5刷…讀/ 刷62.5 圖2-3-5異步刷新方式示意DRAM的刷新要注意以下問題 []網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課 A．單 D．只讀PROM產(chǎn)品出廠時(shí)，所有單元均制成“0”（或“1”），用戶根據(jù)需要可自行將其可擦除可編UVEPROM需用紫外線燈制作的擦抹器照射器上的透明窗口，使中原存內(nèi)容被擦除。UVEPROM只能對(duì)整個(gè)擦除，而不能對(duì)中個(gè)別需要改寫的單元單獨(dú)閃速器 A．EPROM是可改寫的，因而也是隨機(jī)器的一種B．EPROM是可改寫的，但它不能作為隨機(jī)器用C．EPROM只能改寫一次，故不能作為隨機(jī)器用D．EPROM是只能改寫一次的只讀器 RAMROM都可用作A．僅Ⅰ和 D．僅【答案】A主器與CPU的連主器是整個(gè)系統(tǒng)的，包括RAM和ROM兩大部分，用來存放計(jì)算機(jī)運(yùn)行期間主器的基本結(jié)主存通常由體、地址譯碼驅(qū)動(dòng)電路、I/O和讀寫電路組成，其框圖如圖2-3-6所示

體體讀/圖2-3-6主存的組主器的單 以，單元是CPU對(duì)主存可操作的最小單位。例如，IBM370機(jī)是字長為32位的計(jì)算機(jī)，主存按字節(jié)編址，每一個(gè)字包含4個(gè)單獨(dú)編址的字節(jié)，其地址安排如圖2-3-7(a)所示。它被稱為大端方案，即字地址等于最高有效字 0120123456789048

址 址1010325424 圖2-3-7字節(jié)編址計(jì)算機(jī)的地址安排方【例3.6】若數(shù)據(jù)在器中采用以低字節(jié)地址為字地址的存放方式，則十六進(jìn)制H的字節(jié)順序按地址由小到大依次為 器所要求的容量和選定的的容量，就可以計(jì)算出總的數(shù)，即

例如：器容量為8K×8，若選用1K×4的，則需要1K3.7】某計(jì)算機(jī)主存容量64KB，其ROM4KB，其余RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2K×8位的ROM和4K×4位的RAM來設(shè)計(jì)該器，則需要上述規(guī)格的ROM數(shù)和RAM數(shù)分別是（。1、 D．2、【答案】D【分析】ROM區(qū)為4KB，選用2K×8位的 2K方式；60KB的RAM區(qū)，選用4K×4位的 4K[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課位擴(kuò)展是指只在位數(shù)方向擴(kuò)展（加大字長），而的字?jǐn)?shù)和器的字?jǐn)?shù)是一致的。位擴(kuò)展的連接方式是將各的地址線、片選線和讀寫線相應(yīng)地并聯(lián)起來，而將各【例3.8】用64K×1的SRAM設(shè)計(jì)一個(gè)64K×8的器【解答】所需數(shù)為：64K8=864K僅有16根地址線、1根數(shù)據(jù)線。具體的連接方法是：8個(gè)的地址線A15～A0分別連在一起，各的片選信號(hào)CS以及讀寫控制信號(hào)WE也都分別連到一起，只有數(shù)據(jù)線D7～D0各自…A址…A線

A..2.3..2.3..456.7. 164K組 ……圖2-3-8位擴(kuò)展連并聯(lián)，由片選信號(hào)來區(qū)分各個(gè)?！纠?.9】用16K×8的SRAM設(shè)計(jì)一個(gè)64K×8的器 數(shù)為：64K8=416K在這種情況下，CPU將提供16根地址線、8根數(shù)據(jù)線與器相連；而僅有14根地址線、8根數(shù)據(jù)線。4個(gè)的地址線13～0、數(shù)據(jù)線7D0及讀寫控制信號(hào)WE都是同名信號(hào)并聯(lián)在一起；CPU的地址線A15、A14經(jīng)過一個(gè)地址譯產(chǎn)生4個(gè)片選信號(hào)CSi，圖2-3-9字?jǐn)U展連A15A14=00，選中第一片，A15A14=01，選中第二片在同一時(shí)間內(nèi)4個(gè)中只能有一個(gè)被選中。4個(gè)的地址分配如下：第一片最低地址 0000000000000000B 001111111111 第二片最低地 010000000000 011111111111 第三片最低地 100000000000 101111111111 第最低地 110000000000 111111111111 圖2-3-10表示用8片16K×4的SRAM組成64K×8器的連接圖

。。。。譯器碼器

16K×416K×4。16K×4。。16K×4。.

16K×4。16K×4。。16K×4。。。16K×4。。5.的地址分配和片

圖2-3-10字和位同時(shí)擴(kuò)展連接舉線選法就是用除片內(nèi)尋址外的地址線直接（或經(jīng)反相器）分別接至各個(gè)的時(shí)只能有一位有效，不允許同時(shí)有多位有效，這樣才能保證每次只選中一個(gè)（或組）。假設(shè)4片2K×8用線選法構(gòu)成的8K×8器，各的地址范圍如表2-3-1所示表2-3-1線選法的地址分111┇110┇101┇011┇線選法的優(yōu)點(diǎn)是不需要地址譯，線路簡單，選擇無須外加邏輯電路，但僅適用于連接較少的場合。同時(shí)，線選法不能充分利用系統(tǒng)的器空間，且把地址空間分成了相互的區(qū)域，給編程帶來了一定的。為各的片選信號(hào)，將它們分別接到的片選端，以實(shí)現(xiàn)對(duì)的選擇。擴(kuò)展，不會(huì)產(chǎn)生地址的區(qū)，但全譯碼法對(duì)譯碼電路要求較高。表2-3-2全譯碼法的地址分0┇0┇1┇1┇由于尋址8K×8器時(shí)未用到地址A19～A13，所以無論A19～A13取何值，只要A12=A11=0，則選中第一片；只要A12=0，A11=1，則選中第二片……。也就是說，8KRAM中的任一個(gè)單元，都對(duì)應(yīng)有2(20-13)=27個(gè)地址，這種一個(gè)單元出現(xiàn)多個(gè)地址的現(xiàn)象稱地址的基本地址即00000H～01FFFH。部分譯碼法較全譯碼法簡單，但存在地址區(qū)。【例3.10】地址總線A0（）～A15（低位用4K×4的組成16KB器， 【答案】A【例3.11】假定用若干個(gè)2K×4位組成一個(gè)8K×8位器，則地址0B1FH所在芯 【答案】D 組 第三組，1000H~17FFH；第四組，1800H~1FFFH，所以地址0B1FH所在的最小地址為 組3.12CPU可輸出數(shù)8條（D7～D020條（A19～A0，控制1條（WE。目前使用的空間為48KB，其中：16KB為ROM，擬用8K×8位的ROM芯片；32KBRAM16K4RAM。 []網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課 圖2-3-11例3.10中CPU與器的連接ROM的地址范圍是：ROM100000H～01FFFH，ROM202000H～03FFFH =32K8=4片8K 16K圖中要特別注意地址線、數(shù)據(jù)線和控制線的連接。地址線都是單向的；RAM的數(shù)表2-3-3主器地址分0000000000000001010…1…Y0=0000001000…Y1=0000001111…0000010000…Y20+0000011111…Y3=0000100000…Y40+0000101111…Y5= 器和CPU的連[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課 地址數(shù)據(jù)主存MDR地址數(shù)據(jù)主存MDR圖2-3-12主存和CPU的硬連①地址 CPU將地址信號(hào)送至地址總線 CPU發(fā)讀命③Waitfor 讀出信息經(jīng)數(shù)據(jù)總線送至CPU①地址 CPU將地址信號(hào)送至地址總線②數(shù)據(jù) CPU將要寫入的數(shù)據(jù)送至數(shù)據(jù)總線 CPU發(fā)寫命④Waitfor 雙口RAM和多模塊目前，主存的存取速度已成為計(jì)算機(jī)系統(tǒng)的瓶頸，除去通過尋找高速元件來提高速度外，也可以采口RAM和多模塊器，使在一個(gè)存取周期內(nèi)可以并行地讀寫多個(gè)字，器。它有兩個(gè)獨(dú)立的端口，分別具有各自的地址線、數(shù)據(jù)線和控制線，可以對(duì)器中任何[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課雙口RAM的 個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫操作，一定不會(huì)發(fā)生。當(dāng)任一端口被選當(dāng)兩個(gè)端口同時(shí)存取器的同一單元時(shí)，就會(huì)因數(shù)據(jù)造成數(shù)據(jù)或錯(cuò)誤。兩個(gè)端口對(duì)同一內(nèi)存操作有4種情況：第④種情況會(huì)出現(xiàn)讀出錯(cuò)誤。為避免第③、④種錯(cuò)誤情況的出現(xiàn)，雙口RAM設(shè)計(jì)有硬件“BUSY”功能輸出，當(dāng)對(duì)應(yīng)端口的BUSY=L，數(shù)據(jù)的存取。【例3.13】雙端口器發(fā)生讀/寫的情況是（ 發(fā)生，所以地址碼相同時(shí)產(chǎn)生。多模塊交叉編址的多模塊器用地址碼的區(qū)分模塊，地址碼的低位選擇單低位交叉編址的4個(gè)模塊器的編址序列如表2-3-4所示，將它稱之為模4交叉編址序列表2-3-4模4交叉編在這種交叉器中，連續(xù)的地址分布在相鄰的模塊中，而同一模塊內(nèi)的地址都是不連高速緩沖[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課程序的局部性原單元被，則可能該單元會(huì)很快被再次。空間局部性是指如果一個(gè)單元被訪Cache2-3-13Cache的基本結(jié)構(gòu)。Cache和主存都被分成若干個(gè)大小相等的塊，每塊由若干字節(jié)組成。由于Cache的容量遠(yuǎn)小于主存的容量，所以Cache中的塊數(shù)要遠(yuǎn)少于主存中的塊數(shù)。當(dāng)CPU發(fā)出主存地址后，首先判斷該字是否在Cache中，若命中，則直接Cache；若不命中，則主存并將該字所在的主存塊裝入Cache。 來自主.主.Cache

比較

主存地

.修改標(biāo)標(biāo)訪標(biāo)標(biāo)塊內(nèi)地塊內(nèi)地塊替換算塊

訪數(shù)數(shù)數(shù)

去或來自圖2-3-13Cache的基本結(jié) 圖2-3-14(a)所示。全相聯(lián)映射方式比較靈活，Cache的塊概率最低、空間利用率最高，但是地址變換速度慢，而且成本高，實(shí)現(xiàn)起來比較。K=Imod式中：K為Cache的塊號(hào)；I為主存的塊號(hào)；2c為Cache塊數(shù)組相聯(lián)映射規(guī)則如圖2-3-14(c)所示。Cache分為4組，每組2塊。主存的第9塊將可以映射J=Imod式中：J為Cache的組號(hào)；I為主存的塊號(hào)；Q為Cache的組數(shù)主 主012

01234567

第2第3

主0123456789圖2-3-143種映射規(guī) 塊號(hào)主存地址塊大小129=4所以主存129號(hào)單元所在的主存塊應(yīng)4塊。若 隨機(jī)算先進(jìn)先出（FIFO）算近期最少使用（LRU）算Cache寫策CacheCache寫不命中時(shí)，還涉及分別主存地址中標(biāo)記（Tag、組號(hào)（Index）和塊內(nèi)地址（Offset）3部分的位[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課（2）68480（128÷4=32剩余位，32?5?6=21位。=128×(21+1+1)=128232944位。數(shù)據(jù)塊位數(shù)128648=65536的總位數(shù)29446553668480【例3.16計(jì)算機(jī)的主存地址空間大256MB按字節(jié)編址，指令Cache和數(shù)據(jù)Cache分離，均有8個(gè)Cache行，每個(gè)Cache行大64B，數(shù)據(jù)Cache采用直接映射方式，現(xiàn)有兩個(gè)功能相同的程序A和B，其偽代碼如下所示：int32i，j，suma0開始程序A和B的數(shù)據(jù)各是多少？哪個(gè)程序的執(zhí)行時(shí)間更短263性和替換算法的控制位，則數(shù)據(jù)Cache的總?cè)萘繛?×64B=512B。1936Cache2-3-15。[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課圖2-3-15主存和Cache的地址式。a[0][31]的地址為320+31×4=444= a[1][1]的地址為320+(256+1)×4=1348=10101000100B，主存塊10101對(duì)應(yīng)的Cache行號(hào)為a256×256×4B=218B218/64=212個(gè)主存塊，按行優(yōu)先存放，程序A逐行數(shù)組a，共需要訪存的次數(shù)為216次，未命中次數(shù)212，于是程序A的數(shù)據(jù)為：(216-212)/216×100%=93.75%。程序B逐列數(shù)組a，由于數(shù)組a一行的數(shù)據(jù)量為1KB＞64B，所以第0列每個(gè)元素均不命中。由于數(shù)組有256列，數(shù)據(jù)Cache僅有8行，故數(shù)組后續(xù)列元素時(shí)仍然不命中，于是程序B的數(shù)據(jù)為0%。虛擬虛擬器由主器和聯(lián)機(jī)工作的輔助器（通常為磁盤器）共同組成，這兩虛擬器的基本概系，并判斷這個(gè)虛地址指示的單元內(nèi)容是否已裝入主存。如果已在主存中，則通過地址頁式虛擬1……圖2-3-16頁式虛存的虛－實(shí)地址變中，還要進(jìn)行頁面替換和頁表修改，則主存的次數(shù)就了。段式虛擬[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課段頁式虛擬TLB（快表在虛擬器中，如果不采取有效的措施，主存的速度將要降低幾倍，這是因?yàn)樵陧撌交蚨问教摂M器中，必須先查頁表或段表；在段頁式虛擬器中，既要查段表也要過程中具有局部性的特點(diǎn)，因此，對(duì)頁表的并不完全是隨機(jī)的。在一段時(shí)間內(nèi)，對(duì)頁表【例3.17】虛擬器中的頁表有快表和慢表之分，下面關(guān)于頁表的敘述中正確的 【答案】D【分析】將當(dāng)前最常用的頁表信息存放在一個(gè)小容量的高速器中，稱為快表，與快【例3.18】下列命令組合情況中，一次訪存過程中，不可能發(fā)生的是（ A．TLB未命中，Cache未命中，Page未命中B．TLB未命中，Cache命中，Page命中C．TLB命中，Cache未命中，Page命 D．TLB命中，Cache命中，Page未命【答案】D【分析】TLB（快表）和慢表（頁表，Page）構(gòu)成二 第四令系指令和指令系統(tǒng)是計(jì)算機(jī)中最基本的概念。指令是指示計(jì)算機(jī)執(zhí)行某些操作令，一考綱要（一）指令（二）指令的尋址方（三）CISCRISC的基本概復(fù)習(xí)要指令格三地址指式中OP表示雙操作數(shù)運(yùn)算指令的運(yùn)算符號(hào)，如“+”或“–”等二地址指一地址指零地址指假定指令系統(tǒng)共有m條指令，指令中操作碼字段的位數(shù)為N位，則有如下關(guān)系操作碼字段一律都是8位。8位操作碼允許容納256條指令，而實(shí)際上在IBM370機(jī)中僅有183條指令，存在著極大的信息冗余，這種信息冗余的編碼也稱為操作碼。能表示的指令。用擴(kuò)展操作碼法使在指令長度不變的情況下，指令的總數(shù)大于16條。令。假設(shè)現(xiàn)指令系統(tǒng)中要求有條三地址指令、條二地址指令、條一地址指令和條零 定義了條二地址指令，留 展窗口，與下一個(gè)4位（A2）組成一個(gè)12位的操作碼字④最后，條零地址指令由位操作碼的編 指令的尋址方要搞清楚編址的概念。通常，指令中的地址碼字段將操作數(shù)的來源和去向，而操作數(shù)則（假定字長為16位或更長），地址碼的位數(shù)可以減少，但對(duì)字符操作比較。例如：某機(jī)【例4.2】設(shè)機(jī)器字長為32位，一個(gè)容量為16MB的器，CPU按半字尋址，其尋址 【分析】16MB224，由于字長為32位，現(xiàn)在按半字（16位）尋址，相當(dāng)于有8M個(gè)IBMPC/XT機(jī)的主存容量可達(dá)1MB，而指令中的地址碼字段最長僅16位，僅能直接主存立即尋這種方式的特點(diǎn)是：在取指令時(shí)，操作碼和操作數(shù)被同時(shí)取出，不必再次主存，從寄存器尋圖2-4-1寄存器尋直接尋主間接尋

圖2-4-2直接尋址過 有 有效間接@ 有效0三級(jí)1二級(jí)1一級(jí)@圖2-4-3間接尋址過寄存器間接主圖2-4-4寄存器間接尋址過變址尋變址值變址值A(chǔ)圖2-4-5變址尋址過相對(duì)尋效地址，位移量的是操作數(shù)和現(xiàn)行指令之間的相對(duì)位置，如圖2-4-6所示。 -指令地指D圖2-4-6相對(duì)尋址過(PC)–2(n-1)～(PC)+2(n-1)4.316位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組自動(dòng)1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址是（。 PC=2000H+2+06H=2008H。頁面尋[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課①基頁尋址，又稱零頁尋址。由于頁面地址全等于0，所以有效地址EA=0∥A（∥在這EA=(PC)H∥A，操作數(shù)S與指令本身處于同一頁面中，如圖2-4-7(c)所示地

主

主頁頁內(nèi)00頁內(nèi)頁內(nèi)當(dāng)前頁內(nèi)頁內(nèi)圖2-4-7頁面尋址過堆棧尋(SP 將A[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課 將棧頂單元內(nèi)出送入A 4.4A為累加器，SP為堆棧指示器，MSPSP指示的棧頂單元，如果進(jìn)棧操作的動(dòng)作順序是(A)→MSP，(SP)–1→SP D．以上都【分析】進(jìn)、出堆棧時(shí)對(duì)棧頂指針的操作順序是不同的。如果進(jìn)棧時(shí)是先壓入數(shù)據(jù)，說圖2-4-8指令中尋址方式的表【例4.5】一條雙字長的LOAD指令在地址為200和201的位置，該指令將指寄存器與主存內(nèi)容示意圖如圖2-4-9所示。圖2-4-9寄存器與主存內(nèi)容示意EA=(PC)+A=202+500=702325。這是因?yàn)橹噶钍请p字長，在該指令的執(zhí)行階段，PC的內(nèi)容已經(jīng)+2，更新為下一條指令的地202。寄存器尋址時(shí)，R1的內(nèi)容400裝入AC寄存器間接尋址時(shí)，有效地址是R1的內(nèi)容400，裝入AC的操作數(shù)是700格式，指令各字段定義如圖2-4-10所示。 2-4-10指令格2-4-1尋址方式定操作數(shù)操作數(shù)操作數(shù)add 32315H68CH5679HMDRMAR至少各需16位。 后，寄存器R5和地址為5678H的單元的內(nèi)容會(huì)改變，改變后的內(nèi)容分別為： (R5)=5678H+1=5679HCISCRISC的基本基本的指令子程序是一組可以公用的指令序列，只要知道子程序的地址就能調(diào)用它。通常把一它們，這樣做既簡化了程序設(shè)計(jì)，又節(jié)省了空間。 A．無條件轉(zhuǎn)移指令B．條件轉(zhuǎn)移指 D．循環(huán)指[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課2．復(fù)雜指令系統(tǒng)計(jì)算機(jī)CISC是典型CISCPentium4500多條（包括擴(kuò)展的指令集）而且由于復(fù)雜指令需進(jìn)行復(fù)雜的操作，有時(shí)還可能降低系統(tǒng)的執(zhí)行速度。通過對(duì)傳統(tǒng)的CISC令系統(tǒng)進(jìn)試表明，各種指令的使用頻度相差很懸殊。最常使用的是一些比較簡單的指200000精簡指令系統(tǒng)計(jì)算機(jī)RISC的中心思想是要求指令系統(tǒng)簡化，盡量使用寄存器-寄存器操作指令，指令格式力求一致，大部分RISC具有下列特點(diǎn)：⑥表2-4-2列出了CISC和RISC的區(qū)別。表2-4-2CISC和RISC的區(qū)只有LOAD/STORE指多 【答案】A【分析】B、C、D3RISCA選項(xiàng)4選一的判斷正誤題，在解答時(shí)如果不能確定把握住了正確答案，最好的方法是采第五章處理考綱要（一）CPU的功能和基本結(jié)CPU的功能；CPU的基本結(jié)構(gòu)；CPU中的主要寄存器（二）指令（三）數(shù)據(jù)通路的功能和基本結(jié)（四）控制器的功能和工（五）指令[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課復(fù)習(xí)要CPUCPU的功CPU的基本結(jié)CPU由運(yùn)算器和控制器兩大部分組成，圖2-5-1給出了CPU的模型主存圖2-5-1CPU在圖2-5-1中，算術(shù)邏輯部件ALU、累加寄存器AC屬于運(yùn)算器，它們的主要功能是有的算術(shù)運(yùn)算和邏輯運(yùn)算。程序計(jì)數(shù)器PC、指令寄存器IR、狀態(tài)標(biāo)志寄存器PSWR、指令CPU中的主要寄存態(tài)信息的，它可分為通用寄存器和寄存器兩大類。器地址寄存器用來保存當(dāng)前CPU所的主存單元的地址5.1】下列寄存器中，匯編語言程序員可見的是（A．器地址寄存器 D．指令寄存器存器和其他4個(gè)寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(X)→AC簡述完成指令A(yù)DDY的數(shù)據(jù)通路（Y為主存地址，ADD的功能為(AC)+(Y)→AC(AC)→Z2-5-2CPU結(jié)器地址寄存器MAR，d為程序計(jì)數(shù)器PC。指令LDAX指令執(zhí)行過取指令階地?cái)?shù)控址據(jù)制總總總線線線器 器 圖2-5-3取指周期的工作流【例5.3】取指令操作（ D【答案】D分析取數(shù)階進(jìn)入分析取數(shù)階段。而對(duì)于帶操作數(shù)指令，為操作數(shù)首先要計(jì)算出操作數(shù)的有效地址。如果操作數(shù)在通用寄存器中，則不需要再主存；如果操作數(shù)在主存中，則要到主存中去執(zhí)行階 A．指令操作碼的譯碼結(jié) D．指令和數(shù)據(jù)所在 個(gè)U數(shù)據(jù)通路的功能和基本結(jié)（ALU…控制…時(shí) 指令OP

Ad總

……YY控制信

ZZ加法指令

圖2-5-4CPU的數(shù)①①②Zout和MDRin有效，將運(yùn)算結(jié)果送MDR，記作轉(zhuǎn)移指JC如果有進(jìn)位(C=1)，則完成(PC)+A→PC的操作，否則跳過以下幾步PCout和Yin有效，記作②AdIRout和ALUin有效，同時(shí)CU向ALU發(fā)“ADD”控制信號(hào)，使IR中的地址碼字段和Y的內(nèi)容相加，結(jié)果送寄存器Z，記作③Zout和PCin有效，將轉(zhuǎn)移地址送PC，記作(Z)→PC（C=1）輸出一直處于使能狀態(tài)。加法指令“ADD(R1),R0”的功能為(R0)+((R1))→(R1)，即R0中的R1R1的內(nèi)容所指主存單元中保存。圖2-5-5某機(jī)的數(shù)表2-5-1取指和譯碼階段的功能和有效控制信無表2-5-2執(zhí)行階段的功能和有效控制信2-5-5in表示該部件以此題的關(guān)鍵是要考慮總線的問題，相應(yīng)的微操作控制信號(hào)必須與給出的數(shù)據(jù)通路其中譯碼階段比較簡單，只需將取出指令的操作碼字段送到指令譯中去譯碼即可，所以C1節(jié)拍，打開PC的發(fā)送控制信號(hào)和MAR的接收控制信號(hào)，即完成指令地址送MARC2節(jié)拍，發(fā)讀命令，允許數(shù)據(jù)（此時(shí)就是讀出的指令）DBMDR，同時(shí)PC1C3MDRIR的接收控制信號(hào)，即完成根據(jù)加法指令“ADD(R1),R0”的功能(R0)+((R1))→(R1)可知，參加運(yùn)算的一個(gè)操作數(shù)在主存中，另一個(gè)操作數(shù)在寄存器中，結(jié)果存放在主存中。C5～C7節(jié)拍完成主存中取操作數(shù)的功拍完成將加法結(jié)果寫回R1的內(nèi)容所指主存單元中的功能，由于MAR中的內(nèi)容（R1的內(nèi)容）C9ACMDR的接收控制信號(hào)（將寫入的數(shù)據(jù)MDR。在C10節(jié)拍，允許數(shù)據(jù)從MDR打入DB，并發(fā)寫命令，將數(shù)據(jù)寫入主存單控制器的功能和工作原③指揮并控制修較，難以實(shí)現(xiàn)設(shè)計(jì)自動(dòng)化；一旦控制單元構(gòu)成之后，要想增加新的控制功能是不可能I/O狀態(tài)控制臺(tái)I/O狀態(tài)控制臺(tái)運(yùn)行……狀寄存 節(jié)拍發(fā)生譯操作 地址結(jié)請(qǐng)指令寄存器邏源時(shí)地址形成中斷控制邏程序計(jì)數(shù)器圖2-5-6控制器的基本組控制器的硬件實(shí)現(xiàn)方微操作控制信微操作信號(hào)微操作信號(hào)發(fā)時(shí)序

操作碼譯碼輸圖2-5-7微操作信號(hào)發(fā)生器示意轉(zhuǎn)化成為一段微程序并存入一個(gè)專門的器（控制器）中，微操作控制信號(hào)由微指令 【答案】D加了一級(jí)控制器，執(zhí)行的每條微指令都要從控存中，影響了速度。由于硬布線控制微程序控制的基本概微指令編碼直接控使微指令字過長，而最短編碼法則另一個(gè)，使得微指令字最短。這微命令微命 微命……譯譯… … ………譯 圖2-5-8字段直接編碼法微程序控制器的組成和工作過…操…操作控制字 順序控制字A微地址形成圖2-5-9微程序控制器的基本結(jié)微地址寄存器（MAR）接受微地址形成部件送來的微地址，為在CM中微指令做微命令，用來控制計(jì)算機(jī)實(shí)現(xiàn)取機(jī)器指令的公共操作。取指微程序的地址一般為CM的0[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課【例5.7】下列敘述中正確的是（ D微程序地址的形當(dāng)公用的取指微程序從主存中取出機(jī)器指令之后，由機(jī)器指令的操作碼字段各個(gè)微**與位6400，0111θ碼序的址θ1B指作00令序00B作01D指序01B的4圖**…圖2-5-10指令操作碼與微程序地[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課通過PLA A．機(jī)器指令的地址碼字 D．微指令的微操作碼字字段各個(gè)微程序的地址（初始微地址。微程序設(shè)計(jì)指令流水對(duì)于指令的執(zhí)行，可有幾種控制方式：順序方式、方式、先行控制及流水線控制方每個(gè)子過程由一個(gè)獨(dú)立的功能部件來完成，處理對(duì)象在各子過程連成的線連續(xù)流動(dòng)。ΔtT就完成了一條指令的執(zhí)行。圖中子過程數(shù)m=4，任務(wù)數(shù)n=44 執(zhí)行取數(shù)譯碼t圖2-5-114個(gè)子過程的流水 A．?dāng)?shù)據(jù)旁 D．資【答案】A max{t1,,ti,,tn一般顯著地低于最大吞吐率TPmax。 mt0(n1)t

1mt(1

=1m nmtmt0(n1)t

1mn n(m

=TPη=n個(gè)任務(wù)實(shí)際占用的時(shí)空?qǐng)D消除流水線瓶頸的方3Δt021消除瓶頸的另法是瓶頸子過程并聯(lián)。假設(shè)2段已不能再細(xì)分，則可以通過重復(fù)設(shè)

121234

1134

1134圖2-5-12流水線的瓶頸及消除瓶頸的方5.10】某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別為90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是（。 【答案】A每隔90ns可以從流水線中流出一條指令（假設(shè)不存在斷流。流水線技術(shù)在高性能的處理器中被普遍使用，已成為提高CPU性能的主要之一。近量技術(shù)和超流水線技于等于1，即它的指令級(jí)并行度（ILP）≤1。行速度，實(shí)際上是以增加硬件資源為代價(jià)來換取處理器性能的。使用量技術(shù)的處理器在一個(gè)時(shí)鐘周期內(nèi)可以發(fā)射多條指令，假設(shè)每個(gè)時(shí)鐘周期發(fā)射m條指令，則有1＜ILP＜m。細(xì)分，使得子過程數(shù)（段數(shù)）8的情況。也就是說只需要增加少量硬件，通過各部分硬件的充分工作來提高處理器性能。采用超流水線技術(shù)的處理器在一個(gè)時(shí)鐘周期內(nèi)[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課令，此時(shí)t'=t/n，有1＜ILP＜n。 第六考綱要（一）總線（二）總線（三）總線操作和定（四）總線復(fù)習(xí)要總線概6.1】掛接在總線上的多個(gè)部件（D三態(tài)門與普通門的不同之處在于，除了正常的輸入端和輸出端之外，還有一個(gè)控制端G（或G。只有當(dāng)控制端有效時(shí)，該三態(tài)門才滿足正常的邏輯關(guān)系；否則輸出將呈現(xiàn)高阻狀態(tài)，相當(dāng)于這個(gè)三態(tài)門與外界斷開聯(lián)系。根據(jù)輸入/4QQDG

QGQ

G

G圖2-6-14種類型的[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課按功能層次內(nèi)部的總線，它是CPU內(nèi)部寄存器與寄存器之間、寄存器與ALU之間的公系統(tǒng)總線按傳送信息的不同可以細(xì)分為：地址總線、數(shù)據(jù)總線和控制總線。地址總線由UU可以通過這些線從主存或外設(shè)讀入數(shù)據(jù)或向主存或外設(shè)送出數(shù)據(jù)；控制總線U（U按數(shù)據(jù)線的多少分總線結(jié)圖2-6-2單總線結(jié)主存之間專門設(shè)置了一組高速的總線，使CPU可通過總線與器交換信息，并減DMA操作，而不必經(jīng)過圖2-6-3雙總線結(jié)CPU、主存和通道（IOP）I/O總線是多個(gè)外I/OI/O總 … 總線特

圖2-6-4三總線結(jié)也有進(jìn)入CPU的。有高電平有效的，也有低電平有效的。號(hào)有效的時(shí)序關(guān)系，CPU才能正確無誤的使用?？偩€的性能6464位地址線在高檔微機(jī)中已較為普遍，在大型高性能計(jì)算機(jī)中數(shù)據(jù)線和地址線?？臻g為4GB?！纠?.3】PCI總線的時(shí)鐘頻率為33MHz/66MHz，當(dāng)該總線進(jìn)行32/64位數(shù)據(jù)傳送時(shí)，總【答案】時(shí)鐘頻率為33MHz，數(shù)據(jù)32位時(shí)，總線帶寬為132MB/s；數(shù)據(jù)64位時(shí)，總線帶寬為264MB/s。時(shí)鐘頻率為66MHz，數(shù)據(jù)32位時(shí)，總線帶寬為264MB/s；數(shù)據(jù)64位時(shí)，總線帶寬為528MB/s。

8

n 8 率為10MHz，時(shí)鐘周期為0.1μs，總線周期占用2個(gè)時(shí)鐘周期，為0.2μs。一個(gè)總線周期中并行傳輸4字節(jié)信息，則總線帶寬是4÷0.2=20MB/s?？偩€仲總線是由多個(gè)部件和設(shè)備所共享的，連接到總線上的功能模塊有主動(dòng)和兩種形態(tài)，CPU可以做主方也可以做從方，而存取器模塊只能用作從方。為了保證同一時(shí)刻只有一個(gè)申鏈?zhǔn)讲樵兎娇偩€批準(zhǔn)（BG）：該線有效，表示總線控制器響應(yīng)總21n圖2-6-5鏈?zhǔn)讲樵兎接?jì)數(shù)器定時(shí)查詢方[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課nn21…圖2-6-6計(jì)數(shù)器定時(shí)查詢方獨(dú)立請(qǐng)求方圖2-6-7獨(dú)立請(qǐng)求方圖2-6-7獨(dú)立請(qǐng)求方線數(shù)量為（。 C．2+log2【答案】D

D．2n+n3條控制線、計(jì)數(shù)器定時(shí)查詢方式需要批準(zhǔn)線和1條總線忙線。[]網(wǎng)絡(luò)課[]網(wǎng)絡(luò)課分布仲裁方式不需要仲裁器，即總線控制邏輯分散在連接于總線上的各個(gè)部件或設(shè)總線操作和定必須，從“請(qǐng)求”到“回答”的時(shí)間是由操作的實(shí)際時(shí)間決定的，而不是由CPU的節(jié)拍不互半互全互圖2-6-8請(qǐng)求與回答信號(hào)的互 A．全互 D．與互鎖性無3種握手方式中，只有不互鎖方式的請(qǐng)求信號(hào)和回總線標(biāo)總線的標(biāo)準(zhǔn)制定通常有兩種途徑，一種是由具威性的國際標(biāo)準(zhǔn)化組織（如國際標(biāo)準(zhǔn)化組織ISO，電氣電子工程師IEEE，國際標(biāo)準(zhǔn)ANSI等）制定并推薦使用的，稱為正式標(biāo)準(zhǔn)，另一種是由某個(gè)或某幾個(gè)在業(yè)界具有的設(shè)備制造商提出，而又被業(yè)內(nèi)其內(nèi)部總線標(biāo)ISAPC/ATATPC/XT62線的基礎(chǔ)上3616ISA8/16位的數(shù)據(jù)傳送和24位尋址。準(zhǔn)體系結(jié)構(gòu)EISA，成為一種與MCA相抗衡的總線標(biāo)準(zhǔn)。VL總線（VESA局部總線VL32位，其主要優(yōu)點(diǎn)是：協(xié)議簡單、傳輸速率高、能夠支持多種硬AGP（圖形加速端口）是由In創(chuàng)建的新總線，專門用作高性能圖形及支持。AGP基于PCI，且AGP插槽外形與PCI類似，但它有增加的信號(hào)，同時(shí)在系統(tǒng)中的定位不同，是PCI-PCI-Express（PCI-E）是的總線和接口標(biāo)準(zhǔn)，這個(gè)新標(biāo)準(zhǔn)將全面取代現(xiàn)行的PCI和上，而且還有相當(dāng)大的發(fā)展?jié)摿?。PCIExpress1X32X等多種規(guī)格，具有非常強(qiáng)的伸縮6.7】下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是（A．PCI、CRT、USB、 B．ISA、CPI、VESA、C．ISA、SCSI、RAM、 D．ISA、EISA、PCI、PCI-【答案】D外部總線標(biāo)出的高速串行總線結(jié)構(gòu)是通用串行總線（USB）和IEEE-1394，IEEE-1394也被稱為i.Link或FireWire。這些結(jié)構(gòu)都是遠(yuǎn)勝于標(biāo)準(zhǔn)串口和并口性能的高速通口。它們可以用來替代考綱要（一）I/O系統(tǒng)基本概（二）外部（三）I/O接口（I/O控制器I/O接口的功能和基本結(jié)I/O接口的功能；I/O接口的基本結(jié)構(gòu)；接口的（四）I/O中斷現(xiàn)場的保護(hù)和恢復(fù)；中斷處理過程；多重中斷與中斷。DMA控制器；DMA的傳送方法；DMA的傳送過復(fù)習(xí)要I/O輸入和輸出，終端、、鼠標(biāo)等屬于此類。塊設(shè)備以數(shù)據(jù)塊為單位做數(shù)據(jù)輸入或輸出，外部設(shè)鍵鼠有顯示器和等。顯示示器關(guān)機(jī)或顯示別的內(nèi)容時(shí)，原有內(nèi)容就了，所以顯示器屬于軟拷貝輸出設(shè)備。示器。若按顯示器件的不同可分為陰極射線管（CRT）、等離子顯示器（PD）、發(fā)光二CRT顯示器普遍采用光柵掃描方式。光柵掃描即從顯示屏的左上角開始，沿水平方向從左向右掃描，到達(dá)屏幕右端后迅速水平回掃到左端下一行位置，又從左到右勻速地掃描。這樣一行一行地掃描，直到屏幕的右下角，然后又垂直回掃，返回屏幕左上角，重復(fù)前在CR為灰度，明暗變化的數(shù)量稱為灰度級(jí)，所以在單色顯示器中，僅有灰度級(jí)指標(biāo)。彩像是單色、無源陣列彩色、有源陣列模擬彩色和的有源陣列數(shù)字彩色。在有源陣列LCD中，每個(gè)單元在顯示屏之后有自己的晶體管，對(duì)其充電進(jìn)而偏轉(zhuǎn)光【例7.1】一臺(tái)顯示器的圖形分辨率為1024768，要求顯示256種顏色，顯示VRAM的容量至少為 1024×768×8768KB≈1MB 【答案】D【解析】刷新所需帶寬=分辨率×色深×幀頻=1600×1200×24b×85Hz=3916.8Mbps，顯示【答案】120160B，96256B，3840B【分析】16×1632個(gè)字節(jié)。所以一級(jí)字庫容量=375532120160B，二級(jí)字庫容量30083296256B24801920個(gè)，每個(gè)漢字僅需要保存2個(gè)字節(jié)的內(nèi)碼，故顯示器的空間為3840B。2.廣泛的擊打式，噴墨、激光是典型的非擊打式。機(jī)是單字錘的逐字打印，打印速度較慢；行式是多字錘的逐行打印，打印速度較快；頁式一次可以輸出一頁，打印速度最快。印的字跡清晰，但字模數(shù)量有限，組字不靈活，不能打印漢字和圖形。點(diǎn)陣式以點(diǎn)陣機(jī)向輸出字符代碼（ASCII碼）或漢字代碼（國標(biāo)碼），則依據(jù)代碼從位于打印 外硬盤（1）n00 圖2-7-1磁盤信息分布示意硬盤標(biāo)稱的容量是指格式化容量，即用戶實(shí)際可以使用的容量，而非格式化容量是硬盤轉(zhuǎn)速是硬盤主軸電機(jī)的旋轉(zhuǎn)速度，它是決定硬盤內(nèi)部傳輸率的關(guān)鍵因一，在很記錄密度是指硬盤器上單位長度或單位面積所的二進(jìn)制信息量，通常以道密度時(shí)間，稱為尋道時(shí)間；第二部分是指在到達(dá)目的磁道以后，等待被的記錄塊旋轉(zhuǎn)到磁頭T≈T+T=tsmixtsmax+twmixtwmax 7.47200r/min4MB/s1ms。要保證512B11.3ms，那么，該磁盤的平均尋道時(shí)間不超過（A．3.9 B．4.7 C．5.5 D．6.1【答案】D平均等待時(shí)間等于磁盤旋轉(zhuǎn)半圈的時(shí)間，60÷(2×7200)≈4.17ms。=平均尋道時(shí)間=磁盤的平均