第8章時(shí)序邏輯電路163

8.3常用的時(shí)序邏輯電路

8.2時(shí)序邏輯電路的分析

8.1時(shí)序邏輯電路的特點(diǎn)及功能描述第8章時(shí)序邏輯電路

8.4時(shí)序邏輯電路的設(shè)計(jì)1

時(shí)序邏輯電路是非常重要的另一種數(shù)字邏輯電路。它是數(shù)字系統(tǒng)中不可缺少的組成部分。本章講述時(shí)序邏輯電路的結(jié)構(gòu)模型、特點(diǎn)，討論時(shí)序邏輯電路的分析設(shè)計(jì)方法；并介紹在計(jì)算機(jī)和其他數(shù)字系統(tǒng)中廣泛應(yīng)用的時(shí)序邏輯功能器件：計(jì)數(shù)器和寄存器。重點(diǎn)是計(jì)數(shù)器的分析和設(shè)計(jì)。

8.1時(shí)序邏輯電路的特點(diǎn)及功能描述2一

時(shí)序邏輯電路的結(jié)構(gòu)模型及特點(diǎn)CPQRD1DC1

FF∑C1COSiCi-1AiBiCi

右圖所示的電路就是一個(gè)簡(jiǎn)單的時(shí)序邏輯電路—串行加法器。電路的一部分是由一位全加器構(gòu)成的組合邏輯電路；而另一部分則是由D觸發(fā)器構(gòu)成的存儲(chǔ)電路，而且D觸發(fā)器的輸入和輸出構(gòu)成了時(shí)序邏輯電路的反饋回路。因而，時(shí)序邏輯電路的構(gòu)成特點(diǎn)就是有存儲(chǔ)電路，具有記憶功能。下面觀察其工作過程，了解時(shí)序電路的工作情況。串行加法器3CPQRD1DC1

FF∑C1COSiCi-1AiBiCi圖5-1串行加法器Ai：Bi：A0A1A2A3A4····B0

B1

B2

B3B4····+C-1S0C0C0C-1=0S1C1C1S2C2C2S3C3C3S4C4C4串行加法器的工作過程41.結(jié)構(gòu)模型：它被反饋到組合電路的輸入端，作為組合邏輯電路的內(nèi)部輸入信號(hào)與外部輸入信號(hào)共同決定時(shí)序邏輯電路的輸出狀態(tài)。W(W1,W2,···,Wk)是組合邏輯電路的內(nèi)部輸出信號(hào)，也是存儲(chǔ)器的激勵(lì)(驅(qū)動(dòng))輸入信號(hào)。這些信號(hào)之間的邏輯關(guān)系可以表示為：這是一個(gè)多輸入、多輸出結(jié)構(gòu)的時(shí)序邏輯電路。

圖中Q(Q1,Q2,···,Qj)是存儲(chǔ)器的輸出信號(hào)，5輸出方程：Y(tn)=F[X(tn),Q(tn)]

驅(qū)動(dòng)方程：W(tn)=G[X(tn),Q(tn)]

狀態(tài)方程：Q(tn+1)=H[W(tn),Q(tn)]即時(shí)序電路可以用三組方程式來描述。為了更直觀地描述時(shí)序電路的工作過程和邏輯功能，還需要列出狀態(tài)轉(zhuǎn)移真值表、狀態(tài)轉(zhuǎn)移圖和時(shí)序波形圖來說明。6CPQRD1DC1

FF∑C1COSiCi-1AiBiCi外部輸入信號(hào)：Ai和Bi狀態(tài)變量：Q→Ci-1對(duì)外輸出信號(hào)：Si激勵(lì)變量：D→

Ci輸出方程：內(nèi)輸入內(nèi)輸出7CPQRD1DC1

FF∑C1COSiCi-1AiBiCi驅(qū)動(dòng)方程(激勵(lì)方程)：狀態(tài)方程：再次強(qiáng)調(diào)：輸出方程和驅(qū)動(dòng)方程是組合電路方程，而狀態(tài)方程是時(shí)序電路——觸發(fā)器狀態(tài)轉(zhuǎn)移方程。82、時(shí)序邏輯電路的特點(diǎn)

結(jié)構(gòu)特點(diǎn)：由組合邏輯電路和存儲(chǔ)電路兩部分組成；其中，存儲(chǔ)電路必不可少。存儲(chǔ)電路由觸發(fā)器或由具有反饋回路的電路構(gòu)成；邏輯特點(diǎn)：任何時(shí)刻電路的輸出不僅僅取決于該時(shí)刻的輸入信號(hào)，而且還與電路的歷史狀態(tài)有關(guān)，即與以前的輸入信號(hào)和輸出有關(guān)。(有記憶功能)

而組合邏輯電路僅由若干邏輯門組成，沒有存儲(chǔ)電路，因而無記憶功能，電路的輸出僅僅取決于當(dāng)前的輸入。91.按邏輯功能來分類：

有計(jì)數(shù)器、寄存器、移位寄存器、讀/寫存儲(chǔ)器、順序脈沖發(fā)生器等比較典型、常用的電路。2.

按輸入信號(hào)的形式可分為：

有電位控制型時(shí)序邏輯電路和時(shí)鐘控制型時(shí)序邏輯電路。①電位型時(shí)序電路

——狀態(tài)變化直接受輸入電平的控制。二時(shí)序邏輯電路的分類

10②鐘控型時(shí)序電路——狀態(tài)的轉(zhuǎn)換受時(shí)鐘控制，只有在時(shí)鐘上升沿/下降沿才能改變狀態(tài)。鐘控型電位型113.

按時(shí)鐘控制方式分：同步時(shí)序電路：同步時(shí)序電路中所有的觸發(fā)器由統(tǒng)一的時(shí)鐘脈沖信號(hào)控制。因而觸發(fā)器的狀態(tài)是同步翻轉(zhuǎn)的。異步時(shí)序電路：異步時(shí)序電路中所有的觸發(fā)器不是由統(tǒng)一的時(shí)鐘脈沖信號(hào)控制。因而觸發(fā)器的狀態(tài)的翻轉(zhuǎn)不是同步的,而是有先有后，即是異步的。124.

按決定因素分：146頁米里(Mealy)型時(shí)序電路：莫爾(Moore)型時(shí)序電路：輸出不僅與現(xiàn)態(tài)有關(guān)，而且還取決于電路的輸入，Y(tn)=F[X(tn),Q(tn)]，多用于一般時(shí)序電路。輸出僅是現(xiàn)態(tài)的函數(shù)。Y(tn)=F[Q(tn)]，即輸出僅取決于存儲(chǔ)電路的狀態(tài)(盡管存儲(chǔ)電路與外部輸入有關(guān))。多用于計(jì)數(shù)器，是米里型電路的一種特例。FH613時(shí)序電路的分類和描述時(shí)序電路的分類可以歸納為：14

8.2時(shí)序邏輯電路的分析分析的目的是根據(jù)給定邏輯電路，確定電路的類型，找出電路的邏輯功能。時(shí)序邏輯電路分析建立在第六章組合邏輯電路和第七章觸發(fā)器分析方法的基礎(chǔ)上，主要利用第七章學(xué)習(xí)的觸發(fā)器的狀態(tài)轉(zhuǎn)移表、狀態(tài)方程、狀態(tài)轉(zhuǎn)移圖、時(shí)序圖等工具進(jìn)行分析。后面舉例說明15一、時(shí)序邏輯電路的分析步驟

時(shí)鐘方程時(shí)序邏輯電路的分析步驟的流程圖16

時(shí)鐘方程⑴根據(jù)時(shí)序邏輯電路圖，寫三個(gè)邏輯方程式。①先寫出異步時(shí)序邏輯電路的每個(gè)觸發(fā)器的時(shí)鐘方程，如果是同步時(shí)序邏輯電路，則觸發(fā)器的時(shí)鐘方程可以省略不寫。②然后寫出每個(gè)觸發(fā)器的

驅(qū)動(dòng)方程，也叫激勵(lì)方程:W(tn)=G[X(tn),Q(tn)]LJ617

時(shí)鐘方程③寫出時(shí)序電路的輸出方程:Y(tn)=F[X(tn),Q(tn)]

⑵根據(jù)驅(qū)動(dòng)方程，逐級(jí)寫出每個(gè)觸發(fā)器的狀態(tài)方程，即Q(tn+1)=H[W(tn),Q(tn)]⑶根據(jù)狀態(tài)方程和輸出方程列出電路的狀態(tài)轉(zhuǎn)移表，畫出狀態(tài)轉(zhuǎn)移圖或時(shí)序圖。18

電路的狀態(tài)轉(zhuǎn)移表、狀態(tài)轉(zhuǎn)移圖或時(shí)序圖用不同的表現(xiàn)形式反映了時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)移規(guī)律。⑷用文字概括電路的邏輯功能。

例如，時(shí)序圖是時(shí)序電路的工作波形圖。它直觀地描述了時(shí)序電路的輸入信號(hào)、時(shí)鐘信號(hào)、輸出信號(hào)及電路的狀態(tài)轉(zhuǎn)換等在時(shí)間上的對(duì)應(yīng)關(guān)系。19例1:分析圖示時(shí)序邏輯電路解:由圖可見，該電路由2個(gè)JK觸發(fā)器和一些門電路構(gòu)成。各級(jí)觸發(fā)器受同一時(shí)鐘CP控制，是同步時(shí)序邏輯電路。外部輸入信號(hào)A，輸出信號(hào)F。具體分析過程如下。20①寫出各級(jí)觸發(fā)器的時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程。驅(qū)動(dòng)方程:輸出方程:T觸發(fā)器注意：電路圖中連線上的信號(hào)傳輸方向都是由各器件的某個(gè)輸出端流向多個(gè)器件的輸入端；或者外輸入信號(hào)流向多個(gè)器件的輸入端。21②將激勵(lì)方程代入相應(yīng)觸發(fā)器的特征方程求出各觸發(fā)器的狀態(tài)方程。③列狀態(tài)轉(zhuǎn)移表、畫狀態(tài)圖和時(shí)序圖。22狀態(tài)轉(zhuǎn)移真值表:輸出次態(tài)現(xiàn)態(tài)輸入00001111A當(dāng)A=0時(shí)10001011001101000110F當(dāng)A=1時(shí)1100001111100100010023狀態(tài)轉(zhuǎn)移圖狀態(tài)轉(zhuǎn)移真值表:10001011001101000110輸出次態(tài)現(xiàn)態(tài)輸入00001111AF11000011111001000100FH2624A

F時(shí)

序圖25A時(shí)序圖Q1Q2F00000010011100111111101100010001010

0

0組合邏輯，A變則F變，不受時(shí)鐘控制。56781234LJ20LJ2426④邏輯功能分析。此電路是一個(gè)同步模4可逆計(jì)數(shù)器。當(dāng)A=0時(shí)，實(shí)現(xiàn)模4加法計(jì)數(shù)器的功能進(jìn)行加法計(jì)數(shù)，當(dāng)A=1時(shí)，電路進(jìn)行減1計(jì)數(shù)，實(shí)現(xiàn)模4減法計(jì)數(shù)器的功能。27例2:分析圖示時(shí)序邏輯電路激勵(lì)信號(hào)(驅(qū)動(dòng)方程)：輸出方程：狀態(tài)方程：注意：本例與后面的設(shè)計(jì)舉例。28列狀態(tài)轉(zhuǎn)移表、畫狀態(tài)圖和時(shí)序圖。10101010011011101100100000100101100001000110011100110001輸出ZN(t)S(t)Q2Q1Q0

Q2Q1Q0

態(tài)偏離態(tài)狀效有序號(hào)狀態(tài)轉(zhuǎn)移表狀態(tài)方程：輸出方程：FH30產(chǎn)生移存碼的狀態(tài)方程。29偏離狀態(tài)狀態(tài)轉(zhuǎn)移圖：

結(jié)論:

這是一個(gè)不具備自啟動(dòng)特性的同步6進(jìn)制計(jì)數(shù)器。LJ29LJ3530CPFQ0Q1Q2123456000100110111011001000時(shí)序圖：31我們?cè)倏偨Y(jié)—時(shí)序邏輯電路的分析步驟1.分析給定邏輯圖，確定是同步還是異步時(shí)序邏輯電路，如果是異步時(shí)序邏輯電路，需逐級(jí)確定每個(gè)觸發(fā)器的時(shí)鐘方程。2.根據(jù)邏輯圖，逐級(jí)寫出每個(gè)觸發(fā)器的激勵(lì)方程,即

W(tn)

＝G[X(tn),Q(tn)]323.根據(jù)激勵(lì)方程逐級(jí)寫出每個(gè)觸發(fā)器的狀態(tài)方程,即

Q(tn＋1)＝H[W(tn),Q(tn)]；

寫出電路的輸出方程，即

Y(tn)＝F[X(tn),Q(tn)]4.根據(jù)狀態(tài)方程、輸出方程列出電路的狀態(tài)轉(zhuǎn)移表，畫出狀態(tài)轉(zhuǎn)移圖。5.畫出時(shí)序圖。6.概括電路的邏輯功能。33[例8-1]:分析圖示電路的邏輯功能。解題過程見書。CPYQ2C11J1KQ0Q0C11J1KQ1Q1Q2C11K1J&34狀態(tài)轉(zhuǎn)移圖/YQ2Q1Q0100000001111010011110101/0/0/0/0/1/1/1/1概括起來：該電路具有對(duì)時(shí)鐘計(jì)數(shù)的功能，Y

端輸出進(jìn)位脈沖。因此，這是一個(gè)具有自啟動(dòng)特性的同步五進(jìn)制計(jì)數(shù)器。FH3035

8.3常用的時(shí)序邏輯電路8.3.1寄存器和移位寄存器把二進(jìn)制數(shù)據(jù)或代碼暫時(shí)存儲(chǔ)起來的操作稱為寄存,具有寄存功能的電路稱為寄存器。寄存器廣泛地應(yīng)用于數(shù)字計(jì)算機(jī)和數(shù)字系統(tǒng)中。寄存器是由具有存儲(chǔ)功能的觸發(fā)器構(gòu)成的。一個(gè)觸發(fā)器存放一位二進(jìn)制代碼，因此，用n個(gè)觸發(fā)器組成的寄存器能存儲(chǔ)n位二進(jìn)制代碼。參見下圖36圖8-6n位寄存器結(jié)構(gòu)示意框圖Q0

Q1···Qn-1D0

D1···Dn-1并行輸入并行輸入串行輸出數(shù)據(jù)或代碼控制信號(hào)串行輸入數(shù)據(jù)或代碼FF0FF1···FFn-1并行輸出寄存器的主要任務(wù)是暫時(shí)儲(chǔ)存二進(jìn)制數(shù)據(jù)或代碼，一般情況下不對(duì)存儲(chǔ)內(nèi)容進(jìn)行處理，邏輯功能比較單一。下面分別介紹寄存器和移位寄存器。37一、寄存器（74LS175）

圖中，D0~D3

是并行數(shù)碼輸入端，CR是清零端，CP是時(shí)鐘脈沖輸入端，Q0~Q3

是并行數(shù)碼輸出端。CPD0Q0Q0C11DFF0RCRD1Q1Q1C11DFF1RD2Q2Q2C11DFF2RD3Q3Q3C11DFF3R1當(dāng)CP脈沖的上升沿到達(dá)時(shí)，數(shù)據(jù)輸入端的二進(jìn)制數(shù)據(jù)Di

就會(huì)保存在數(shù)據(jù)寄存器中，而其余時(shí)間，寄存器保持原狀態(tài)。這種工作方式是并入/并出方式。38輸入輸出(次態(tài))CRCPD0D1D2D3Q0Q1Q2Q30×××××00001↑d0d1d2d3d0d1d2d310,1或↓××××保持表8-274LS175的功能表⑴異步清零當(dāng)CR=0時(shí)⑵并行置數(shù)當(dāng)CR=1，在CP脈沖的上升沿時(shí)刻⑶保持功能當(dāng)CR=1，在CP脈沖的其他時(shí)刻39二、移位寄存器在控制信號(hào)作用下，可實(shí)現(xiàn)右移也可實(shí)現(xiàn)左移。雙向移位寄存器單向移位寄存器左移寄存器右移寄存器每輸入一個(gè)移位脈沖，移位寄存器中的數(shù)碼依次向右移動(dòng)1位。每輸入一個(gè)移位脈沖，移位寄存器中的數(shù)碼依次向左移動(dòng)1位。

移位寄存器除了具有存儲(chǔ)代碼的功能，還具有移位的功能。40右移輸入Di右移輸出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脈沖CPDiQ31.單向移位寄存器右移位寄存器即：在CP

上升沿作用下，串行輸入數(shù)據(jù)Di

逐步被移入

FF0中；同時(shí)，數(shù)據(jù)逐步被右移。41設(shè)串行輸入數(shù)碼DI=1011，電路初態(tài)為

Q0Q1Q2Q3=0000。

可見，移位寄存器除了能寄存數(shù)碼外，還能實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換。10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的數(shù)輸入數(shù)據(jù)移位脈沖在4個(gè)移位脈沖作用下，串行輸入的4位數(shù)碼1011全部存入寄存器，并由Q0、Q1、Q2和Q3并行輸出。舉例說明工作原理4210111401011300100200011100000Q3Q2Q1Q0移位寄存器中的數(shù)輸入數(shù)據(jù)移位脈沖工作原理舉例說明

再輸入4個(gè)移位脈沖時(shí)，串行輸入數(shù)據(jù)1011將從Q3端串行輸出。01100511000610000710111400000801011300100200011100000Q3Q2Q1Q0移位寄存器中的數(shù)輸入數(shù)據(jù)移位脈沖1從

Q3端取出0從

Q3端取出1從

Q3端取出1從

Q3端取出就數(shù)據(jù)的傳送來說，這種工作方式是串入/串出的。43左移位寄存器左移輸出D0D1D3DiD2左移輸入Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3CP移位脈沖移存規(guī)律：

移位寄存器結(jié)構(gòu)特點(diǎn)：各觸發(fā)器均為D功能且串聯(lián)使用?？梢?，單向移位寄存器工作方式可以是串入/串出的，還可以是串入/并出的。44CRCRDSLDSRCP74LS194Q0Q1Q2Q3M1M0D0D1D2D32.集成雙向移位寄存器74LS194SR移位脈沖輸入端右移串行數(shù)碼輸入端SL左移串行數(shù)碼輸入端D3D2D1D0并行數(shù)碼輸入端Q3Q2Q1Q0并行數(shù)據(jù)輸出端，從高位到低位依次為Q3~Q0。M1M0工作方式控制端M1M0=00時(shí),保持功能。M1M0=01時(shí),右移功能。M1M0=10時(shí),左移功能。M1M0=11時(shí),并行置數(shù)

功能。異步置0端低電平有效4574LS194的功能表Q3Q2Q1Q0M1M0DSLDSRCPCR74LS194D3D2D1D0CRd00×保持××××××1左移輸入00Q3Q2Q1×××××1左移輸入11Q3Q2Q1×××××11右移輸入0Q2Q1Q00××××0×1右移輸入1Q2Q1Q01××××1×1并行置數(shù)d3d2d1d0d3d2d1××0001011010111保持××××××0,1,↓××1置零0000×××××××××0Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR說明輸出輸入異步清0、數(shù)據(jù)保持、同步左移、同步右移、同步置數(shù)五種功能46Q0Q1Q2Q3

CRS1

CPS0

SR

D0D1D2D3SLCT74194CRCRDSLDSRCP74LS194Q0Q1Q2Q3M1M0D0D1D2D3其中，D0D1D2D3都是并行數(shù)據(jù)輸入端；Q0Q1Q2Q3都是并行數(shù)據(jù)輸出端。值得注意的是，無論何種工作方式下，Q0Q1Q2Q3都可以作為并行數(shù)據(jù)輸出端。473.移位寄存器74LS194的工作方式及應(yīng)用移位寄存器輸入/輸出數(shù)據(jù)的工作方式有4種：串入/串出方式、并入/并出方式、串入/并出方式和并入/串出方式。串入/串出方式通常用于信號(hào)延遲；并入/并出方式通常用于保存數(shù)據(jù)；串入/并出和并入/串出方式通常用于數(shù)據(jù)格式的串/并和并/串轉(zhuǎn)換，這是信息傳輸和處理的需要。此外，移位寄存器還可以用來構(gòu)成移位型計(jì)數(shù)器和序列檢測(cè)器。48上圖是一個(gè)由74LS194構(gòu)成的4位環(huán)形計(jì)數(shù)器，也稱為順序脈沖發(fā)生器。D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCP74LS194CR1110000×注意：這是一個(gè)左移電路，而書192頁是右移電路。DSL=

Q0⑴

環(huán)形計(jì)數(shù)器在數(shù)字系統(tǒng)中，常用來控制某些設(shè)備按照事先規(guī)定的順序進(jìn)行計(jì)算或操作。其波形見下頁49順序脈沖指在每個(gè)循環(huán)周期內(nèi)，在時(shí)間上按一定先后順序排列的脈沖信號(hào)。CP12345678Q0Q1Q2Q34T4位環(huán)形計(jì)數(shù)器其工作原理見下頁50D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCP74LS194CR1110000×CP12345678Q0Q1Q2Q3

利用并行置數(shù)功能將電路初態(tài)置為Q0Q1Q2Q3=D0D1D2D3=0001電路執(zhí)行左移功能來一個(gè)CP脈沖，各位左移一次，即Q3→Q2→

Q1→

Q0。左移輸入信號(hào)DSL由Q0

提供，因此能實(shí)現(xiàn)循環(huán)左移。從Q0~Q3依次輸出順序脈沖。順序脈沖寬度為一個(gè)CP周期。00010010010010000001001001001000000151D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCP74LS194CR1110000×表8-54位環(huán)形計(jì)數(shù)器的狀態(tài)表CP的順序串行輸入DSLQ0Q1Q2Q3000001初態(tài)100010工作狀態(tài)2001003010004100011110110110110111Q0Q1Q2Q3模值為4負(fù)脈沖波形52環(huán)形計(jì)數(shù)器的特點(diǎn)如下：①結(jié)構(gòu)特點(diǎn)：首尾相連。②狀態(tài)轉(zhuǎn)移特點(diǎn)：狀態(tài)轉(zhuǎn)移滿足移存規(guī)律。③優(yōu)點(diǎn)：所有觸發(fā)器中只有一個(gè)是0(或1)，利用Q端作狀態(tài)輸出不需加譯碼器。在CP脈沖的作用下，Q端輪流出現(xiàn)矩形脈沖，所以也可稱為順序（節(jié)拍）脈沖分配器。④缺點(diǎn)：有效狀態(tài)利用率低。n

級(jí)移位寄存器可以構(gòu)成模n(n進(jìn)制)環(huán)形計(jì)數(shù)器。無效狀態(tài)為2n-n個(gè)。另外，這種環(huán)形計(jì)數(shù)器需要設(shè)置初態(tài)，中必須有標(biāo)志位，即有1位與其他3位的狀態(tài)不同。5374LS194構(gòu)成的七進(jìn)制扭環(huán)形計(jì)數(shù)器CPQ0Q1Q2Q311000211003111041111501116001170001⑵扭環(huán)形計(jì)數(shù)器移存碼54Q1Q2Q3Q00001001101111111100011001110101110101101010101000110000010010010CP12345678Q0Q1Q2Q3100011001110111101110011000110001100也是一個(gè)7分頻器，從任意Q端輸出。注意：與書193頁電路的不同。五進(jìn)制計(jì)數(shù)器。55CPQ0Q1Q2Q3110002110031110401115001160001也是一個(gè)6分頻器，從任意Q端輸出74LS194構(gòu)成的六進(jìn)制扭環(huán)形計(jì)數(shù)器1000書194頁圖8-13的左移的環(huán)形計(jì)數(shù)器，但其初態(tài)也不能是任意的。56Q1Q2Q3Q00001001101111000110011100000100111111101011000101011010001011010

不具備自啟動(dòng)性。所以，其初態(tài)也不能是任意的。57扭環(huán)形計(jì)數(shù)器的特點(diǎn)是：

可以任意設(shè)置初態(tài)，電路每次狀態(tài)變化只有一個(gè)觸發(fā)器翻轉(zhuǎn)，與之配合工作的譯碼器不存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。電路比較簡(jiǎn)單，具有自啟動(dòng)性。但電路狀態(tài)利用率不高，一個(gè)n位移位寄存器，最多構(gòu)成2n進(jìn)制扭環(huán)形計(jì)數(shù)器，因此，有2n-

2n個(gè)狀態(tài)沒有利用。例如：第一例：有效狀態(tài)為M=2n-1=7（奇數(shù)進(jìn)制），

第二例：有效狀態(tài)為M=2n=6（偶數(shù)進(jìn)制），

書193頁：有效狀態(tài)為M=2n-1=5（奇數(shù)進(jìn)制）。58扭環(huán)形計(jì)數(shù)器（TwistedCounter）

CT74194CPCR1CP11SRD0D1D2D3SLQ0Q1Q2Q3S1S0

0

1

11Q0Q1Q2Q301110011000100001000110011101111SR=

Q3模值為80111數(shù)據(jù)也不是唯一的5913進(jìn)制扭環(huán)計(jì)數(shù)器電路CT74LS194(1)O1XXXXXCRD0D1D2D3M0M1DSLDSRCT74LS194(2)O1XXXXCRD0D1D2D3M0M1DSLDSR&XCPCRQ0Q1Q2Q3Q0′Q3′Q2′Q1′6013進(jìn)制扭環(huán)計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表13個(gè)CP，來一次上升沿，因此，這也是一個(gè)13分頻器從任意Q端輸出都是13分頻61應(yīng)用實(shí)例1

串并轉(zhuǎn)換電路是通信系統(tǒng)中重要的組成部分，在遠(yuǎn)距離傳輸時(shí)，數(shù)據(jù)的收發(fā)端往往是并行信號(hào)，而傳輸時(shí)常用串行信號(hào)。輸入端為并行-串行轉(zhuǎn)換，輸出端為串行-并行轉(zhuǎn)換電路。圖8-14是用兩片74LS194四位雙向移位寄存器組成的七位數(shù)據(jù)串并轉(zhuǎn)換電路。其工作原理自己分析。62并行-串行轉(zhuǎn)換串行-并行轉(zhuǎn)換63用移位寄存器實(shí)現(xiàn)

的交通燈狀態(tài)控制器參考電路紅燈黃燈綠燈應(yīng)用實(shí)例264主要要求：

理解計(jì)數(shù)器的分類，理解計(jì)數(shù)器的計(jì)數(shù)規(guī)律。理解常用集成二進(jìn)制和十進(jìn)制計(jì)數(shù)器的功能及其應(yīng)用。

掌握二進(jìn)制計(jì)數(shù)器的組成和工作原理。

掌握利用集成計(jì)數(shù)器構(gòu)成

N

進(jìn)制計(jì)數(shù)器的方法。8.3.2計(jì)數(shù)器65計(jì)數(shù)器的作用與分類

計(jì)數(shù)器累計(jì)輸入脈沖的最大數(shù)目被稱為計(jì)數(shù)器的“?！保肕表示。如M=10，又稱為10

進(jìn)制計(jì)數(shù)器，它實(shí)際上就是計(jì)數(shù)器的有效循環(huán)狀態(tài)數(shù)，又稱計(jì)數(shù)容量或計(jì)數(shù)長度。

計(jì)數(shù)統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)。

計(jì)數(shù)器能夠完成對(duì)時(shí)鐘脈沖計(jì)數(shù)操作的電路。計(jì)數(shù)器正是數(shù)字系統(tǒng)中常見的、應(yīng)用廣泛的基本時(shí)序邏輯部件，它的基本邏輯功能是用計(jì)數(shù)器中觸發(fā)器輸出的狀態(tài)組合來記憶輸入脈沖的個(gè)數(shù)。66計(jì)數(shù)器的用途

計(jì)數(shù)、分頻、定時(shí)、數(shù)字運(yùn)算等。計(jì)數(shù)器分類同步計(jì)數(shù)器異步計(jì)數(shù)器加法（增量）計(jì)數(shù)器減法（減量）計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器非二進(jìn)制計(jì)數(shù)器可變模值計(jì)數(shù)器按時(shí)鐘控制類型分：按計(jì)數(shù)規(guī)律分：按計(jì)數(shù)進(jìn)制(模值)分：67㈠SSI同步二進(jìn)制計(jì)數(shù)器同步4位二進(jìn)制加法計(jì)數(shù)器一、同步計(jì)數(shù)器

計(jì)數(shù)規(guī)律是遵循8421碼00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序68CP12345678910111213141516Q0Q1Q2Q3COCO=Q3nQ2nQ1nQ0n，因此，CO在計(jì)數(shù)至“15”時(shí)躍變?yōu)楦唠娖剑谟?jì)至“16”時(shí)輸出進(jìn)位信號(hào)的下降沿。000001000010011000010101001101111000110010101110100111011011111100000000000000000001069同步二進(jìn)制加法計(jì)數(shù)器的構(gòu)成FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCO與書199頁圖8-16略有區(qū)別，但構(gòu)成原理一樣。70同步二進(jìn)制減法計(jì)數(shù)器具體參見書200頁圖8-17計(jì)數(shù)

順序計(jì)數(shù)器狀態(tài)輸出計(jì)數(shù)

順序計(jì)數(shù)器狀態(tài)輸出Q3Q2Q1Q0COQ3Q2Q1Q0CO0000018100001111109011102111001001100311010110101041100012010005101101300110610100140010071001015000102.

同步4位二進(jìn)制減法計(jì)數(shù)器713.同步3位二進(jìn)制加減法計(jì)數(shù)器（可逆計(jì)數(shù)器）當(dāng)M=1時(shí)，電路進(jìn)行加計(jì)數(shù)當(dāng)M=0時(shí)，電路進(jìn)行減計(jì)數(shù)與書201頁圖8-18電路結(jié)構(gòu)完全一樣。72中規(guī)模

MSI

集成同步計(jì)數(shù)器產(chǎn)品種類多、品種全、通用性強(qiáng)，應(yīng)用廣泛。㈡

集成同步計(jì)數(shù)器（中規(guī)模）這些計(jì)數(shù)器通常具有計(jì)數(shù)、保持、預(yù)置數(shù)、清零(置0)等多種功能。集成計(jì)數(shù)器也分同步和異步計(jì)數(shù)器兩大類。下面選取幾個(gè)典型器件進(jìn)行介紹：1、集成同步二進(jìn)制計(jì)數(shù)器7374LS161CPQ0Q1Q2Q3COD074LS161和74LS163邏輯功能示意圖74LS163CTTCTPCRLDD1D2D3CRLD(1)集成同步二進(jìn)制計(jì)數(shù)器74LS161和74LS163計(jì)數(shù)脈沖輸入端，上升沿觸發(fā)。

CR

為清0控制端，

低電平有效。

LD為同步置數(shù)控制端，低電平有效。置數(shù)數(shù)據(jù)輸入端，為并行數(shù)據(jù)輸入。計(jì)數(shù)控制端，高電平有效。計(jì)數(shù)狀態(tài)輸出端，從高位到低位依次為Q3

Q2

Q1

Q0。進(jìn)位輸出端74該計(jì)數(shù)器具有：異步清零、同步置數(shù)、同步計(jì)數(shù)、保持四種功能CT74LS161的功能表

CO=CTT·Q3Q2Q1Q0

CO=Q3Q2Q1Q0

CO=CTT·Q3Q2Q1Q0異步置00保持×××××0×11保持××××××011計(jì)數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR說明輸出輸入00000

CR=0

時(shí)，不論有無CP

和其他信號(hào)輸入，計(jì)數(shù)器被置0。d0d1d2d3d0d1d2d301

當(dāng)

CR=1、LD=0

，在CP

上升沿到來時(shí)，并行輸入的數(shù)據(jù)d3~d0被置入計(jì)數(shù)器。00

當(dāng)

CR=LD=1，且CTT和CTP中有0

時(shí)，狀態(tài)保持不變。當(dāng)

CR=LD=CTT=CTP=1

時(shí)，在計(jì)數(shù)脈沖的上升沿進(jìn)行4位二進(jìn)制加法計(jì)數(shù)。CO在計(jì)數(shù)至“1111”時(shí)出高電平，在產(chǎn)生進(jìn)位時(shí)輸出下降沿。7574LS161與74LS163的功能比較

CO=CTT·Q3Q2Q1Q0

CO=Q3Q2Q1Q0

CO=CTT·Q3Q2Q1Q0

同步清00保持×××××0×11保持××××××011計(jì)數(shù)××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR說明輸出輸入74LS163

CO=CTT·Q3Q2Q1Q0

CO=Q3Q2Q1Q0

CO=CTT·Q3Q2Q1Q0

異步清00保持×××××0×11保持××××××011計(jì)數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR說明輸出輸入74LS161

74LS161與74LS163的差別是：“161”為異步清

0，“163”為同步清

0

。其他功能及管腳完全相同。76CP12345678910111213141516Q0Q1Q2Q3CO0000010000100110000101010011011110001100101011101001110110111111000000000000000000010計(jì)數(shù)規(guī)律是遵循8421碼；當(dāng)計(jì)數(shù)至最大值1111時(shí)，進(jìn)位輸出端CO=17700000001001000110100010101100111100010011010101111001101111011110000000100100011010001010110011110001001

1010101111001101111011110123456789101112131415狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移圖7874LS160CPQ0Q1Q2Q3COD074LS162CTTCTPCRLDD1D2D3CRLD正如“161”與“163”一樣，“160”與“162”的差別是：“160”為異步清0，“162”為同步清0

；“160”與“162”的管腳以及其他功能完全相同。(2)集成同步十進(jìn)制加法計(jì)數(shù)器74LS160和74LS162該計(jì)數(shù)器具有：清零、同步置數(shù)、同步計(jì)數(shù)、保持四種功能79

CO=CTT·Q3Q0

CO=Q3Q0

CO=CTT·Q3Q0

異步清00保持×××××0×11保持××××××011計(jì)數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸出輸入

CO=CTT·Q3Q0

CO=Q3Q0

CO=CTT·Q3Q0

同步清00保持×××××0×11保持××××××011計(jì)數(shù)××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸出輸入74LS160與74LS162的功能表

CT74LS160

CT74LS162×進(jìn)位輸出CO

在輸入第9個(gè)脈沖時(shí)為高電平，在輸入第10個(gè)脈沖時(shí)輸出下降沿。800000000100100011010001010110011110001001

0123456789

0000000100100011010001010110011110001001狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移圖CO=Q3Q0818421BCD碼，當(dāng)計(jì)數(shù)至最大值1001時(shí)，進(jìn)位輸出端CO=1Q0Q1Q2Q3COCP12345678910010000000010011000010101001101111000110000000000000001082十進(jìn)制計(jì)數(shù)器

74LS160(162)與二進(jìn)制計(jì)數(shù)器

74LS161(163)

比較

74LS160CPQ0Q1Q2Q3COD074LS162CTTCTPCRLDD1D2D3CRLD74LS161CPQ0Q1Q2Q3COD074LS163CTTCTPCRLDD1D2D3CRLD◆邏輯符號(hào)形式一樣。

◆輸入端用法一樣。

◆“160(162)”輸出

1位8421BCD碼；“161(163)”輸出4位二進(jìn)制數(shù)。8374LS160(162)的計(jì)數(shù)態(tài)序表

00001010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序74LS161(163)的計(jì)數(shù)態(tài)序表

841FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDFF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD二、異步計(jì)數(shù)器

JK觸發(fā)器構(gòu)成的異步二進(jìn)制加法計(jì)數(shù)器㈠SSI異步二進(jìn)制計(jì)數(shù)器(十六進(jìn)制8421碼)

8500010010CPQ3Q0Q1Q20000來一個(gè)CP

翻轉(zhuǎn)一次

來一個(gè)Q0

翻轉(zhuǎn)一次

來一個(gè)Q1

翻轉(zhuǎn)一次

來一個(gè)Q2

翻轉(zhuǎn)一次

11110000

輸入第“1”個(gè)計(jì)數(shù)脈沖時(shí)，計(jì)數(shù)器輸出為“0001”；輸入第“2”個(gè)計(jì)數(shù)脈沖時(shí)，計(jì)數(shù)器輸出為“0010”。輸入第“15”個(gè)脈沖時(shí)，輸出“1111”，當(dāng)輸入第“16”個(gè)脈沖時(shí)，輸出返回初態(tài)“0000”，且Q3

端輸出進(jìn)位信號(hào)下降沿。因此，該電路構(gòu)成4位二進(jìn)制加法計(jì)數(shù)器。依次輸入脈沖時(shí)，計(jì)數(shù)狀態(tài)按

4位二進(jìn)制數(shù)遞增規(guī)律變化?！?/p>

工作原理86用D觸發(fā)器可構(gòu)成異步二進(jìn)制計(jì)數(shù)器嗎？如何連接？◆D觸發(fā)器構(gòu)成的異步二進(jìn)制加法計(jì)數(shù)器FF01DRC1Q0Q1Q2Q3FF11DRC1FF21DRC1FF31DRC1CPRDQ0Q1Q2Q3其工作原理與前述JK

觸發(fā)器所構(gòu)成的二進(jìn)制計(jì)數(shù)器的相同。書207頁圖8-23電路有錯(cuò)。時(shí)鐘應(yīng)當(dāng)是上升沿有效。87前面介紹的異步計(jì)數(shù)器是組成中規(guī)模集成計(jì)數(shù)器的基礎(chǔ)。中規(guī)模集成計(jì)數(shù)器產(chǎn)品種類多、品種全、通用性強(qiáng)，應(yīng)用廣泛。㈡

集成異步計(jì)數(shù)器（中規(guī)模）

其中，比較典型的有：異步二-八-十六進(jìn)制計(jì)數(shù)器74197、74LS197；異步十進(jìn)制計(jì)數(shù)器74196、74LS196、74290、74LS290等。下面對(duì)集成異步二-五-十進(jìn)制計(jì)數(shù)器74LS290進(jìn)行介紹：⑴74LS290基本結(jié)構(gòu)與邏輯功能示意圖88Q0Q1Q2Q374LS290M=5CP0M=2CP1CP0CP1Q0Q1Q2Q3R0AR0BS9AS9B(a)邏輯功能示意圖(a)邏輯符號(hào)內(nèi)含一個(gè)

1位二進(jìn)制計(jì)數(shù)器和一個(gè)五進(jìn)制計(jì)數(shù)器。M=2M=5二進(jìn)制計(jì)數(shù)器的計(jì)數(shù)脈沖輸入端，下降沿觸發(fā)。

二進(jìn)制計(jì)數(shù)器輸出端

五進(jìn)制計(jì)數(shù)器的輸出端，從高位到低位依次為Q3、Q2、Q1。

五進(jìn)制計(jì)數(shù)器的計(jì)數(shù)脈沖輸入端，下降沿觸發(fā)。R0AR0B異步置

0端

(結(jié)構(gòu)圖中未畫出)S9AS9B異步置

9端89

①異步置

0功能：當(dāng)

R0=R0A·R0B=1、S9=S9A·S9B=0

時(shí)，計(jì)數(shù)器高電平有效的異步置0。⑵74LS290的功能

②異步置

9功能：當(dāng)

S9=S9A·S9B=1、R0=R0A·R0B=0

時(shí)，計(jì)數(shù)器高電平有效的異步置9。

③計(jì)數(shù)功能：當(dāng)

R0A·R0B=0且S9A·S9B=0時(shí)，在

時(shí)鐘下降沿進(jìn)行計(jì)數(shù)。計(jì)數(shù)00置91001×10置00000×01Q0Q1Q2Q3CPS9A·S9BR0A·R0B說明輸出輸入××90⑶74LS290的基本應(yīng)用Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B計(jì)數(shù)輸入1①構(gòu)成

1位二進(jìn)制計(jì)數(shù)器輸出CP0Q0M=2CPQ0

序號(hào)Q0001191②構(gòu)成異步五進(jìn)制計(jì)數(shù)器計(jì)數(shù)輸入Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B輸出1CP1Q3Q1Q2000100010110001000100010Q3Q2Q100001001201030114100CPM=5Q1

Q2

Q3

模5的進(jìn)位輸出端是Q3端。92③構(gòu)成

8421BCD碼異步十進(jìn)制計(jì)數(shù)器Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B

電路接法計(jì)數(shù)輸入輸出從高位到低位依次為

Q3、Q2、Q1、Q0M=2CPM=5Q0

Q1

Q2

Q3

所以，電路將對(duì)CP按照8421BCD碼進(jìn)行十進(jìn)制異步加法計(jì)數(shù)，模10的進(jìn)位輸出端是Q3端。93Q3Q0Q1Q2CP124567891031

工作波形設(shè)計(jì)數(shù)器初態(tài)為

0000。

Q0

為模2計(jì)數(shù)器輸出端，因此來一個(gè)CP翻轉(zhuǎn)一次。

Q3Q2Q1

為對(duì)

Q0

進(jìn)行五進(jìn)制計(jì)數(shù)的輸出端。1002010311000145000

由上述工作波形可見，該電路構(gòu)成

8421BCD碼加法計(jì)數(shù)器。模10的進(jìn)位輸出端是

Q3端。94④構(gòu)成

5421BCD碼異步十進(jìn)制計(jì)數(shù)器Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B

電路接法計(jì)數(shù)輸入

輸出從高位到低位依次為

Q0、Q3、Q2、Q1M=2CPM=5Q0

Q1

Q2

Q3

電路將對(duì)CP按照5421BCD碼進(jìn)行十進(jìn)制異步加法計(jì)數(shù)，Q0Q3Q2Q1

的波形圖如下頁。5421BCD碼模10的進(jìn)位輸出端是Q0端，而且Q0端輸出的是對(duì)稱波形。95CP12345678910Q1Q2Q3000所以，Q0Q3Q2Q1的狀態(tài)轉(zhuǎn)移表如96頁。1000101100010001000101100010000Q000001111105421BCD碼模10的進(jìn)位輸出端是Q0端，而且Q0端輸出的是對(duì)稱波形。9600000001001000110100100010011010101111005421BCD碼狀態(tài)轉(zhuǎn)移圖97三、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法

從降低成本考慮，集成電路的定型產(chǎn)品必須有足夠大的批量。因此，目前常見的計(jì)數(shù)器芯片在計(jì)數(shù)進(jìn)制上只做成應(yīng)用廣泛的幾種類型，如十進(jìn)制、十六進(jìn)制、7位二進(jìn)制、12位二進(jìn)制、14位二進(jìn)制等。因而，在需要其他任意一種進(jìn)制計(jì)數(shù)器時(shí)，只能用已有的計(jì)數(shù)器產(chǎn)品經(jīng)過外電路的不同連接方式得到。

采用CT74160、161、162、163和290等集成芯片加適當(dāng)反饋電路后構(gòu)成任意模值計(jì)數(shù)器—或分頻器。98①利用清除端的復(fù)位法—或稱反饋清零法②利用置入控制端的置位法—或稱反饋置數(shù)法

通常MSI計(jì)數(shù)器都有清零、置數(shù)控制端，因此，實(shí)現(xiàn)模M

計(jì)數(shù)分頻器的基本方法有兩種：991.利用清除端的復(fù)位法CR

基本設(shè)計(jì)思想是：計(jì)數(shù)器從全0狀態(tài)S0開始計(jì)數(shù)，計(jì)滿M個(gè)狀態(tài)后產(chǎn)生清0信號(hào)，使計(jì)數(shù)器恢復(fù)到初態(tài)S0，然后再重復(fù)上述過程。根據(jù)集成計(jì)數(shù)器清零端的清零方式的不同分為：㈠采用同步計(jì)數(shù)器160、161、162、163芯片①異步清0方式：CT74160、161:有暫態(tài)SM100②同步清0

方式：CT74162、163：無暫態(tài)SM

計(jì)數(shù)器在S0

~SM-1共M個(gè)狀態(tài)中工作，當(dāng)計(jì)數(shù)器進(jìn)入SM狀態(tài)時(shí),反饋電路產(chǎn)生清0信號(hào)，使計(jì)數(shù)器立即清0返回S0狀態(tài)。

計(jì)數(shù)器在S0

~SM-1共M個(gè)狀態(tài)中工作，當(dāng)計(jì)數(shù)器進(jìn)入SM-1狀態(tài)時(shí),反饋電路產(chǎn)生清0信號(hào)，但計(jì)數(shù)器要等下一拍時(shí)鐘來到時(shí)，才清0返回S0狀態(tài)。例1

用4位二進(jìn)制計(jì)數(shù)器CT74161實(shí)現(xiàn)模10計(jì)數(shù)器。1010000000100100011010001010110011110001001101010111100110111101111以上都是思路，做作業(yè)時(shí)不需要寫在作業(yè)本上解：161是低電平有效的異步清零的，因此，設(shè)計(jì)時(shí)要考慮暫態(tài)。初始狀態(tài)102Q1Q000011110000111100132457612131514891110

1

×Q3Q2CR

1

1

1

1

1

1

1

1

1

0××××⑴列出模10有效工作狀態(tài)表序號(hào)Q3Q2Q1Q000000100012001030011401005010160110701118100091001⑵根據(jù)暫態(tài)寫出反饋清零方程⑶畫出電路連接圖。(見下頁)⑷畫出電路時(shí)序圖?！ぷ鞑ㄐ?見下下頁)101010也可用卡諾圖得到103基本RS觸發(fā)器的作用是使各級(jí)觸發(fā)器可靠復(fù)“0”電路結(jié)構(gòu)：計(jì)數(shù)器161+與非門+基本RS觸發(fā)器或：計(jì)數(shù)器160+與非門+基本RS觸發(fā)器電路結(jié)構(gòu)固定，僅僅改變計(jì)數(shù)器輸出端(Qi)與與非門輸入端的接法。74LS16174LS161104例1時(shí)序圖時(shí)序圖中沒有暫態(tài)，只有有效狀態(tài)。00001000010011000010101001101110000110010000105用CT74161設(shè)計(jì)一個(gè)模6的計(jì)數(shù)器。暫態(tài)LJ1040000000100100011010001010110011110001001101010111100110111101111

電路結(jié)構(gòu)固定，僅僅改變計(jì)數(shù)器輸出端(Qi)與與非門輸入端的接法。

Q0Q1Q2Q3D0D1D2D3CP^CT74161CRLDCTTCTPCO&1CP106例2采用一片集成4位二進(jìn)制計(jì)數(shù)器CT74163，設(shè)計(jì)模10計(jì)數(shù)器。解：163低電平有效的同步清零的，設(shè)計(jì)時(shí)不考慮暫態(tài)。0000000100100011010001010110011110001001101010111100110111101111以上都是思路，做作業(yè)時(shí)不需要寫在作業(yè)本上107⑴列出模10有效工作狀態(tài)表序號(hào)Q3Q2Q1Q000000100012001030011401005010160110701118100091001⑵寫出反饋清零方程⑶畫出電路連接圖。

Q0Q1Q2Q3D0D1D2D3CP^CT74163CRLDCTTCTPCO&1電路結(jié)構(gòu)：計(jì)數(shù)器CT74163(或162)+與非門1080000000100100011010001010110011110001001101010111100110111101111用CT74163設(shè)計(jì)一個(gè)模8的計(jì)數(shù)器。

Q0Q1Q2Q3D0D1D2D3CP^CT74163CRLDCTTCTPCO&1沒有暫態(tài)109⑴兩片CT74161/163同步級(jí)聯(lián)成模256電路關(guān)于級(jí)聯(lián)1÷2561CPQ4Q5Q6Q7CT74161

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3Q0Q1Q2Q3CT74161ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××說明：①CR=LD=1②只有片Ⅰ進(jìn)位輸出端CO=1時(shí)，片Ⅱ的CTT=1,此時(shí)片Ⅱ才計(jì)數(shù)一次。計(jì)數(shù)狀態(tài)：00000000~11111111LJ77110⑵兩片CT74160/162同步級(jí)聯(lián)成模100電路說明：①CR=LD=1②只有片Ⅰ進(jìn)位輸出端CO=1時(shí)，片Ⅱ的CTT=1,此時(shí)片Ⅱ才計(jì)數(shù)一次。采用級(jí)聯(lián)方式獲得的計(jì)數(shù)器模值為

M＝M1×M2×·····×Mn1÷1001CPQ4Q5Q6Q7CT74160

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3Q0Q1Q2Q3CT74160ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××111⑶異步級(jí)聯(lián)采用級(jí)聯(lián)方式獲得的計(jì)數(shù)器模值為

M＝M1×M2×·····×MnLJ771÷1001CPQ4Q5Q6Q7CT74160

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3Q0Q1Q2Q3CT74160ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××1異步時(shí)鐘112例3：用兩片160實(shí)現(xiàn)模24計(jì)數(shù)分頻電路。解：160是低電平有效的異步清零的，因此，設(shè)計(jì)時(shí)要考慮暫態(tài)。且160是十進(jìn)制數(shù)器。用兩片160實(shí)現(xiàn)模24計(jì)數(shù)分頻電路時(shí)，①片2十位數(shù)，片1個(gè)位數(shù)；②有效狀態(tài)：00~23，暫態(tài)：24，即0010-0100；③反饋清零方程：113ZLJ1111CPCT74160

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3CT74160ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××&&&1141CPCT74160

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3CT74160ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××&&&用兩片160實(shí)現(xiàn)模86

計(jì)數(shù)分頻電路如下有效狀態(tài)：00~85，暫態(tài)：86，即1000-0110；Z115例4：用兩片161實(shí)現(xiàn)模24計(jì)數(shù)分頻電路。解：161是低電平有效的異步清零的，因此，設(shè)計(jì)時(shí)要考慮暫態(tài)。且161是十六進(jìn)制數(shù)器。因此，用兩片161實(shí)現(xiàn)模24計(jì)數(shù)分頻電路時(shí)，①片2十六進(jìn)制高位，片1十六進(jìn)制低位；②有效狀態(tài)：(00~17)16暫態(tài)：(18)16，即0001-1000；③反饋清零方程：(24)10＝(18)16116ZLJ1101CPCT74161

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3CT74161ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××&&