邏輯電路分析

邏輯模擬和數(shù)?；旌夏M說明基本的電子信號大致上可以區(qū)分為模擬信號與數(shù)字信號兩種。模擬信號是一種平滑而連續(xù)變化的信號，且其大小并無限制（如正弦波、三角波、鋸齒波或其它不規(guī)則波形）。處理這些模擬信號的電子電路就稱為模擬電路。數(shù)字信號基本上是一種不連續(xù)變化的信號，通常是由一個(gè)只有高低兩種電壓迅速改變所形成的脈沖，處理這些數(shù)字信號的電子電路稱為數(shù)字電路。因?yàn)閿?shù)字電路又能執(zhí)行邏輯運(yùn)算，所以又稱為邏輯電路。數(shù)字電路往往只能存在于某些特定的電壓上。數(shù)字電路又分為組合邏輯電路和時(shí)序邏輯電路兩大類。所謂組合邏輯電路就是全由邏輯門組合的電路。類似于電阻性電路而時(shí)序邏輯電路它是由最基本的邏輯門電路加上反饋邏輯回路（輸出到輸入）或器件組合而成的電路。與組合電路最本質(zhì)的區(qū)別在于時(shí)序電路具有記憶功能。它類似于含儲(chǔ)能元件的電感或電容的電路

大多數(shù)數(shù)字電路元件有兩種模型，一個(gè)是計(jì)時(shí)模型，它描述元件的計(jì)時(shí)特性。另一個(gè)是I/O模型，它描述元件的負(fù)載和驅(qū)動(dòng)特性。數(shù)字電路元件所起的作用和電阻等在模擬電路中起的作用是相似的，每個(gè)元件有一個(gè)和多個(gè)輸入及一個(gè)或多個(gè)輸出，而有些元件（如觸發(fā)器）具有記憶功能。數(shù)字電路元件的計(jì)時(shí)特性是由計(jì)時(shí)模型和I/O模型共同決定的，計(jì)時(shí)模型用來設(shè)置建立和持續(xù)時(shí)間的約束條件，傳播延遲設(shè)置為計(jì)時(shí)模型中的延遲和由電路負(fù)載所決定的附加延遲時(shí)間之和，其負(fù)載延遲由及負(fù)載及引線電容共同決定。數(shù)字電路模型數(shù)字集成電路根據(jù)工藝的不同分為CMOS、TTL、ECL，最常用的是前兩種1CMOS型。在數(shù)字芯片領(lǐng)域占主導(dǎo)地位，當(dāng)代的大規(guī)模集成電路和微處理器全是CMOS型。具有開關(guān)速度快、功耗低的特點(diǎn)。根據(jù)電壓分為2種：5V型：包括74HC和74HCT系列----高速CMOS；74AC和74ACT系列----超級CMOS74AHC和74AHCT系列----超級高數(shù)CMOS3.3V型：包括74LV和74LVC系列-----低電壓CMOS74LVC系列-----超低電壓CMOS2TTL型缺點(diǎn)是很容易被靜電擊穿，所以在實(shí)驗(yàn)和存放時(shí)都要注意防止靜電。74---標(biāo)準(zhǔn)TTL74S---肖特基勢壘TTL74AS—超級肖特基勢壘TTL74LS---低電壓肖特基勢壘TTL74ALS---超級低電壓肖特基勢壘TTL74F---快速TTL常用的組合邏輯芯片與門：7400非門：7404與非門：7401與門：7408與或門：74HC58與或非門：74LS5174LS54四位并行加法器：74LS83A74LS283比較器：74LS85譯碼器：74HC138時(shí)序邏輯器件時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)單元和反饋延遲電路組成。常見的時(shí)序邏輯電路中兩種器件：觸發(fā)器和計(jì)數(shù)器觸發(fā)器觸發(fā)器：是一種典型的具有雙穩(wěn)態(tài)暫時(shí)存儲(chǔ)功能的器件。在各種復(fù)雜的數(shù)字電路中不但要對二進(jìn)制信號進(jìn)行運(yùn)算，還經(jīng)常需要將這些信號和運(yùn)算結(jié)果保存起來。為此需要使用具有記憶功能的基本邏輯單元。它是能儲(chǔ)存1位二進(jìn)制信號的基本單元電路.分類：SR觸發(fā)器、D觸發(fā)器、主從JK觸發(fā)器、T觸發(fā)器應(yīng)用：1并行數(shù)據(jù)存儲(chǔ)2串入并出移位電路3分頻4計(jì)數(shù)SR鎖存器及真值表正常情況下，兩個(gè)輸出端保持相反狀態(tài)。輸出狀態(tài)由Q端決定：Q=1，鎖存器為1狀態(tài)；Q=0，鎖存器為0狀態(tài)D觸發(fā)器及真值表主從JK觸發(fā)器是脈沖沿觸發(fā)的觸發(fā)器。在觸發(fā)器內(nèi)有兩個(gè)部分。主觸發(fā)器是一個(gè)基本的脈沖觸發(fā)器，而從觸發(fā)器的脈沖信號與主觸發(fā)器是相反的計(jì)數(shù)器計(jì)數(shù)器：多個(gè)觸發(fā)器的級聯(lián)能夠?qū)崿F(xiàn)計(jì)數(shù)的功能，這樣的觸發(fā)器組合稱之為計(jì)數(shù)器。計(jì)數(shù)器的計(jì)數(shù)位數(shù)與觸發(fā)器級聯(lián)的個(gè)數(shù)有關(guān)。根據(jù)計(jì)數(shù)器所加的時(shí)鐘信號方式可分位異步計(jì)數(shù)器和同步計(jì)數(shù)器兩大類。異步計(jì)數(shù)器就是級聯(lián)的各個(gè)觸發(fā)器并不是同一時(shí)鐘信號源，而是采用后一級的時(shí)鐘信號來自前一級的輸出的形式。而同步計(jì)數(shù)器就是所有級聯(lián)的觸發(fā)器均使用同一個(gè)時(shí)鐘信號源邏輯模擬的含義含義：根據(jù)給定的數(shù)字電路拓補(bǔ)關(guān)系以及電路內(nèi)部數(shù)字器件的功能和延遲特性，由計(jì)算機(jī)軟件分析計(jì)算整個(gè)數(shù)字電路的功能和特性。PSpice軟件邏輯模擬模塊的功能：1對數(shù)字電路輸出與輸入之間的邏輯關(guān)系進(jìn)行模擬分析2模擬計(jì)算數(shù)字電路的延遲特性3對同時(shí)包括有模擬器件和數(shù)字單元的電路進(jìn)行數(shù)模混合模擬，分別顯示電路內(nèi)部的模擬信號和數(shù)字信號波形分析結(jié)果4最壞情況邏輯模擬。對實(shí)際的IC產(chǎn)品，每個(gè)數(shù)字單元的延遲時(shí)間均有一定的范圍。邏輯模擬時(shí)，每個(gè)數(shù)字單元的延遲特性均取其標(biāo)稱值。在同時(shí)考慮每個(gè)數(shù)字單元延遲時(shí)間的最大/最小極限值組合時(shí)，將構(gòu)成最壞情況。針對這種情況進(jìn)行的邏輯模擬，稱之為最壞情況模擬。5檢查數(shù)字電路中是否存在時(shí)序異常和冒險(xiǎn)競爭現(xiàn)象。電路節(jié)點(diǎn)分類根據(jù)與節(jié)點(diǎn)連接元器件類型的不同，PSpice軟件將電路內(nèi)部節(jié)點(diǎn)分位三類。1模擬型節(jié)點(diǎn)：如果與節(jié)點(diǎn)相連的元器件均為模擬器件，則該節(jié)點(diǎn)為模擬型節(jié)點(diǎn)。2數(shù)字型節(jié)點(diǎn)：如果與節(jié)點(diǎn)相連的元器件均為數(shù)字器件，則該節(jié)點(diǎn)為模擬型節(jié)點(diǎn)3接口型節(jié)點(diǎn)：如果與節(jié)點(diǎn)相連的元器件中既有模擬器件又有數(shù)字器件，則該節(jié)點(diǎn)為接口型節(jié)點(diǎn)數(shù)字型節(jié)點(diǎn)的邏輯狀態(tài)邏輯強(qiáng)度

在邏輯模擬過程中，除了要考慮數(shù)字信號的邏輯狀態(tài)外，對每一種邏輯狀態(tài)還要考慮其“強(qiáng)度”。當(dāng)不同強(qiáng)度的數(shù)字信號作用于同一個(gè)節(jié)點(diǎn)時(shí)，該節(jié)點(diǎn)的邏輯狀態(tài)由強(qiáng)度最強(qiáng)的那個(gè)數(shù)字信號決定。如果作用于某一個(gè)節(jié)點(diǎn)的幾個(gè)數(shù)字信號邏輯狀態(tài)不同，但強(qiáng)度相同，則該節(jié)點(diǎn)邏輯狀態(tài)為X，即不確定。PSpice內(nèi)部將數(shù)字信號的強(qiáng)度按從弱到強(qiáng)分為0，1，。。。，63共64級。最強(qiáng)的是由外加激勵(lì)信號提供的激勵(lì)信號電平。最弱的是Z（高阻）。處于禁止?fàn)顟B(tài)的三態(tài)門或輸出端為集電極開路結(jié)構(gòu)的器件的輸出強(qiáng)度即為Z。例如，在數(shù)字電路中，使用很廣泛的總線，通常與多個(gè)三態(tài)門驅(qū)動(dòng)電路的輸出相連。在正常工作時(shí)，這些三態(tài)門中只有一個(gè)處于驅(qū)動(dòng)狀態(tài)，其余的均為高阻輸出?？偩€上的邏輯電平將由處于驅(qū)動(dòng)狀態(tài)的三態(tài)門的輸出電平?jīng)Q定。傳輸延遲

除了邏輯功能外，傳輸延遲是一個(gè)邏輯單元的重要特性參數(shù)。對不同的邏輯單元，描述傳輸延遲特性的延遲時(shí)間參數(shù)名稱和個(gè)數(shù)不完全相同。但從邏輯模擬角度考慮，為了使模擬結(jié)果更符號實(shí)際情況，在數(shù)字電路特性數(shù)據(jù)庫中，對每一個(gè)延遲時(shí)間參數(shù)均給出最小延遲時(shí)間、典型延遲時(shí)間和最大延遲時(shí)間3個(gè)數(shù)據(jù)。邏輯模擬的基本步驟1邏輯電路原理圖的生成2邏輯模擬該階段包括：確定分析類型和指定模擬時(shí)間、啟動(dòng)邏輯模擬進(jìn)程及確定任選項(xiàng)參數(shù)3邏輯模擬結(jié)果分析該階段包括：在Probe窗口中顯示波形，分析邏輯模擬功能關(guān)系，確定各種延遲參數(shù)。如果出現(xiàn)異常，還應(yīng)該檢查分析異常原因。激勵(lì)信號為了進(jìn)行邏輯模擬，必須在數(shù)字輸入端添加激勵(lì)信息。PSpice有3種激勵(lì)信號1時(shí)鐘信號（DigClock）,在source庫里。2一般激勵(lì)信號（DigitalSignalStimulus）：這是一位信號，其波形變化不像時(shí)鐘信號那樣簡單3總線激勵(lì)信號（DigitalBusStimulus）：分為2位、4位、6位、8位、16位和32位共5種。激勵(lì)信號源符號DigclockFILESTIMnSTIMnDigStimn前三種在source.olb庫里，最后一種在sourcestm.olb庫，其中n代表1、2、4、8、16、32激勵(lì)信號源特點(diǎn)1元器件編號都采用DSTM。對電路中不同信號源，DSTM后的數(shù)字序號不同24類信號源中，除Digclock只用于產(chǎn)生時(shí)鐘信號外，其它3類均可產(chǎn)生總線激勵(lì)信號。不同位數(shù)的總線激勵(lì)信號源是在其名稱的最后一個(gè)字符采用不同的數(shù)字。例如STIMn信號源中STIM1用于產(chǎn)生一般激勵(lì)信號，包括時(shí)鐘信號。STIM4、STIM8和STIM16則分別用于產(chǎn)生4位、8位和16位的總線信號。3信號源符號引出線為細(xì)線狀的，表示產(chǎn)生1位信號的信號源，信號源符號引出線為粗壯線的，表示產(chǎn)生總線激勵(lì)信號源4就波形設(shè)置而言，DigStimn類信號源的波形是通過圖形編輯方法實(shí)現(xiàn)的,可產(chǎn)生時(shí)鐘信號、一般信號和總線信號。FILESTIMn的波形是由數(shù)據(jù)描述實(shí)現(xiàn)的，在信號源參數(shù)設(shè)置過程中只需指定波形描述文件的名稱。其它的兩類信號波形都采用修改信號源參數(shù)設(shè)置中的有關(guān)參數(shù)值來確定4類信號源符號功能對比時(shí)鐘信號源波形設(shè)置（1）5個(gè)參數(shù)設(shè)置1高電平狀態(tài)（OPPVAL）：指時(shí)鐘高電平狀態(tài)，缺省值為12初值（STARTVAL)：指t=0時(shí)的時(shí)鐘信號初值，在延遲時(shí)間范圍內(nèi)，信號值由初值決定。t等于延遲時(shí)間時(shí)，信號值發(fā)生變化。缺省值為03低電平時(shí)間（OFFTIME）：一個(gè)時(shí)鐘周期中，低電平狀態(tài)的持續(xù)時(shí)間4高電平時(shí)間（ONTIME）：一個(gè)時(shí)鐘周期中，高電平狀態(tài)的持續(xù)時(shí)間5延遲時(shí)間（DELAY）。缺省值為0其中高電平時(shí)間和低電平時(shí)間可以用頻率和占空比兩個(gè)參數(shù)代替。占空比指一個(gè)時(shí)鐘周期中高電平持續(xù)時(shí)間與時(shí)鐘周期之比。（2）驅(qū)動(dòng)能力強(qiáng)度設(shè)置I/O_MODEL缺省設(shè)置為IO_STM。表示強(qiáng)度為最高。一般情況下，用戶無需更改。（3）數(shù)模接口子電路類別的設(shè)置IO_LEVEL采用內(nèi)定值0一般只需設(shè)置OFFTIME和ONTIME兩項(xiàng)，其它采用內(nèi)定值基本型信號源Stim1Stim4Stim8Stim16雙擊信號源編輯屬性Width：指定總線信號的位數(shù)Formate：指定總線信號采取何種進(jìn)制。1表示2進(jìn)制，2表示8進(jìn)制，4表示16進(jìn)制TIMSTEP：時(shí)間倍乘因子command：波形轉(zhuǎn)折點(diǎn)的坐標(biāo)值或波形描述語句。STIM1信號屬性雙擊后出現(xiàn)命令COMMAND1COMMAND2COMMAND3COMMAND4COMMAND5

例如，為某觸發(fā)器建立一個(gè)脈寬為0.1s負(fù)脈沖清零信號，參數(shù)設(shè)置為：COMMAND1：0s1（意思是t=0ms時(shí)，為高電平。）COMMAND2：0.1us0（意思是t=0.1ms時(shí)，為低電平。）COMMAND3：0.2us1（意思是t=0.2ms時(shí)，為高電平。）

循環(huán)表示方法0S 0REPEAT FOREVER5ns 1+5ns

0ENDREPEAT0S 0REPEAT FOREVER+5ns 1+5ns 0ENDREPEATSTM4信號源STM4信號源用于同時(shí)提供4個(gè)輸入信號.連接時(shí)使用總線,命名時(shí)使用A[3:0],B[3:0]等.將屬性中的FORMAT設(shè)為4,可按16進(jìn)制設(shè)置.

COMMAND1COMMAND2COMMAND3COMMAND40S01US12US23US3FILESTIMn類信號源波形設(shè)置FILESTIMn的信號波形由一個(gè)波形描述文件中的數(shù)據(jù)確定。適用條件：如果描述波形的數(shù)據(jù)量較大；激勵(lì)信號是另一次邏輯模擬的輸出波形；激勵(lì)信號是另一個(gè)模擬軟件的輸出結(jié)果。激勵(lì)信號波形描述文件格式文件頭＋波形描述波形描述文件的開始部分稱為文件頭，包括時(shí)間值倍乘因子定義和信號名列表兩部分。其一般格式如下所示：TIMESCALE＝<時(shí)間倍乘因子值><信號名1>，…<信號名n>OCT(<bit2信號名>…<bito信號名>)HEX(<bit3信號名>…<bito信號名>)(1)時(shí)間倍乘因子值：任選項(xiàng)參數(shù)（必須單獨(dú)列為一行）。波形描述部分的時(shí)間值等于設(shè)置值乘“時(shí)間倍乘因子值”。本參數(shù)內(nèi)定值為1。如：TIMESCALE=10ns文件頭(Header)}信號名列表(2)一般信號名列表：二進(jìn)制數(shù)描述的信號只需列出信號名；不同信號名之間應(yīng)該用空格或逗號等分隔符隔開；文件頭中最多允許指定255個(gè)信號名；可以分成幾行表示，但每行字符數(shù)不得超過300個(gè)；不同行的行首不要加續(xù)行標(biāo)注符。例如：<信號名1>，…<信號名n>Clock,Reset,In1,In2(3)OCT和HEX信號名組：8進(jìn)制數(shù)表示3個(gè)信號的邏輯電平值，用關(guān)鍵詞OCT作為分組標(biāo)志名，其右側(cè)括號中必須有3個(gè)信號名合為一組。16進(jìn)制數(shù)表示4個(gè)信號的邏輯電平值。用關(guān)鍵詞HEX作為其標(biāo)志名，其右側(cè)括號中必須有4個(gè)信號名合為一組。OCT和HEX分組信號以及一般信號的順序應(yīng)該與文件中波形描述部分邏輯電平設(shè)置值的順序相對應(yīng)。例如：OCT(Addr6,Addr5,Addr4)HEX(Addr3,Addr2,Addr1,Addr0)波形描述文件頭和波形描述之間至少用一個(gè)空行隔開。波形描述部分由若干行組成，每一行格式為：時(shí)間值邏輯電平值（用空格分開）時(shí)間值：三種格式，單位為秒。絕對模式(如45ns，1.2e-8等)；相對模式(如+5ns，+1e-9等)表示；文件頭中TIMESCALE設(shè)置模式，設(shè)置值乘以時(shí)間值；TIMESCALE=10ns201014E1時(shí)間為：10ns*2=20ns(2)邏輯電平值：波形描述部分邏輯電平值采用的字符及其含義如下表所示。OCT和HEX，同一個(gè)分組中的幾個(gè)信號高低電平分別用一個(gè)8進(jìn)制和16進(jìn)制數(shù)表示，但程序運(yùn)行時(shí)會(huì)自動(dòng)將其轉(zhuǎn)換為等價(jià)的二進(jìn)制數(shù)，并按從最高位(msb)到最低位(lsb)的順序依次將每一位二進(jìn)制數(shù)分別賦給分組括號中的每一個(gè)信號。注意：如果邏輯電平值設(shè)置為X、Z、R或F，則分組內(nèi)的每一個(gè)信號均取該設(shè)置值；對HEX分組禁止設(shè)置“下降”邏輯狀態(tài)（F是16進(jìn)制數(shù)中的一個(gè)數(shù)）。HEX(Addr3,Addr2,Addr1,Addr0)

(1110)

1110RE0一一對應(yīng)例：下述文件內(nèi)容描述了13個(gè)信號的波形。TIMESCALE=10nsClock,Reset,In1,In2HEX(Addr7,Addr6,Addr5,Addr4)HEX(Addr3,Addr2,Addr1,Addr0)RW00000000 t=01110R4E

0 10ns201014E

1 20ns+311114E

1 50ns(＋相對值）10ns*3+20ns7011FC3

0 70ns811X0C3

1 80ns時(shí)間倍乘因子值HEX分組4位二進(jìn)制數(shù)信號名二進(jìn)制數(shù)信號名文件描述的13個(gè)信號波形如下圖所示

FILESTIMn信號源波形屬性設(shè)置

FILESTIMn類信號源波形由波形描述文件數(shù)據(jù)確定。在電路圖雙擊該信號源符號，屏幕上出現(xiàn)元器件屬性設(shè)置框，對FILESTIMn屬性進(jìn)行編輯。1.FILENAME（波形描述文件名）本項(xiàng)參數(shù)的作用是指定調(diào)用那一個(gè)波形描述文件。從指定波形描述文件中讀取與信號名相同名字的波形描述數(shù)據(jù)以上例波形描述文件的調(diào)用為例說明該參數(shù)設(shè)置。1位信號源FILESTIM1：只需要指定一個(gè)信號名。如：若SIGNAME參數(shù)設(shè)置為Reset，則從FILENAME文件中讀取信號名為Reset的波形描述數(shù)據(jù)，作為信號源的激勵(lì)信號波形。2.SIGNAME(信號名)被調(diào)用的波形描述文件中一個(gè)波形名稱SIGNAME參數(shù)設(shè)置名信號源輸出節(jié)點(diǎn)上相同的信號名對應(yīng)一致

(2)多位信號源FILESTIMn：這種信號源有4、8、16或32位輸出，因此，需從波形設(shè)置文件中讀取多組數(shù)據(jù)。具體設(shè)置方法與上述1位信號源情況類似。波形描述文件中的信號名個(gè)數(shù)與信號源位數(shù)(即信號源輸出端節(jié)點(diǎn)名個(gè)數(shù))不一定相等。文件中信號名不一定均被調(diào)用。波形描述文件中一定要有與信號源輸出端節(jié)點(diǎn)名稱相同的信號名。在一個(gè)電路圖中，可以有多個(gè)FILESTIMn信號源調(diào)用同一個(gè)波形描述文件組合邏輯電路仿真例1對半加器電路進(jìn)行邏輯模擬第一步繪制電路圖1與非門7400、非門7404從7400.olb庫里調(diào)用2端口符號的使用：為了表示出輸入和輸出端口，執(zhí)行Place\HierarchicalPort菜單命令，或者點(diǎn)擊工具繪制4個(gè)端口符號，并將其命名為A、B、CARRY和SUM，從名稱上可以反映出該端口的作用。3激勵(lì)信號源波形設(shè)置，從SOURC.olb庫里調(diào)用Digclock元件，并分別將其周期設(shè)置為100ns和200ns參數(shù)分析設(shè)置模擬結(jié)果波形顯示半加器邏輯功能檢驗(yàn)延遲特性分析由波形圖可以看到，當(dāng)輸入信號變化時(shí)，要經(jīng)過一段延遲時(shí)間，輸出才發(fā)生變化。采用標(biāo)尺測出延遲時(shí)間的大小。用標(biāo)尺1指向SUM的第一個(gè)上升邊，將標(biāo)尺2指向A的第一個(gè)上升邊，這兩個(gè)標(biāo)尺對應(yīng)的時(shí)間刻度差值為18ns，其它的可以用通用的方法測得異常情況分析從波形上可以看到，邏輯模擬結(jié)果無異?，F(xiàn)象，所以半加器電路設(shè)計(jì)正確。用這個(gè)電路實(shí)現(xiàn)半加器思考用芯片74LS83A組成一個(gè)四位二進(jìn)制的加法運(yùn)算電路，驗(yàn)證電路功能例2根據(jù)真值表輸入邏輯信號，驗(yàn)證輸出的邏輯狀態(tài)是否符合于真值表真值表Y=/A×B+B×C第一步繪制電路圖1輸入信號源DSTM的元件編號為Digstim12從7400庫里調(diào)用7404、7408和74323定義各元件的序號。首先，用鼠標(biāo)左鍵雙擊或門（7432：OR），打開元件屬性設(shè)置對話框。檢查或修改Designator欄為A，Reference欄為U1。Reference屬性代表本電路圖中使用到的IC序號。本例中用到3個(gè)IC，將或門7432編號為U1，與門7492編號為U2，非門7404編號為U3。Designator屬性代表此門是用到這個(gè)IC的第幾個(gè)邏輯門，譬如，7432內(nèi)有4個(gè)功能完全一樣的或門，其門編號分別為A、B、C和D。習(xí)慣上我們從A門開始使用4依次定義其它元件的編號。5也可切換到項(xiàng)目管理器下，選擇繪圖頁，執(zhí)行tools/Anotatate命令，進(jìn)行自動(dòng)編號6編輯輸入信號，選中DSTM1元件符號，右鍵點(diǎn)擊從快捷菜單中，選擇EditPSpiceStimulus命令，打開信號編輯窗口在Name欄輸入A，選中Digital對應(yīng)的CLOCK欄，點(diǎn)擊OK之后，出現(xiàn)一個(gè)CLOCK屬性的定義欄，如下圖所示之一方法輸入對應(yīng)項(xiàng)的參數(shù)值，就出現(xiàn)右圖的波形了

同樣方法設(shè)置DSTM2，定義信號B，頻率為1k，占空比為0.5，起始時(shí)間為0，延遲時(shí)間為0的方波信號；設(shè)置DSTM3，定義信號為C，頻率為500，占空比為0.5，起始時(shí)間為0，延遲時(shí)間為0的方波信號；設(shè)置完后，出現(xiàn)下圖的波形窗口第二步設(shè)置瞬態(tài)分析邏輯輸出波形結(jié)果從PROBE空圖中，執(zhí)行ADDTRACE命令選擇A、B、C和Y為輸出變量，由于輸入是二進(jìn)制形式，我們再輸入{ABC}，以總線的形式觀察信號驗(yàn)證輸出結(jié)果可以通移動(dòng)光標(biāo)的形式驗(yàn)證時(shí)間點(diǎn)上的輸出值編碼器一般，用文字、符號或者數(shù)碼表示特定對象的過程都叫作編碼。用二進(jìn)制代碼表示有關(guān)對象的過程叫二進(jìn)制編碼。編碼在數(shù)字電路中有非常重要的作用。例如對地址、總線要進(jìn)行編碼，在擴(kuò)展I/O接口電路時(shí)也要進(jìn)行編碼。編碼器就是實(shí)現(xiàn)編碼操作的電路。按照被編碼信號的不同特點(diǎn)和要求，有二進(jìn)制編碼器、二-十進(jìn)制編碼器、優(yōu)先編碼器等等。8421編碼器共有九個(gè)輸入端和四個(gè)輸出端。其中輸入為從一到九個(gè)脈沖信號，分別表示輸入數(shù)字1-9.當(dāng)任何一個(gè)信號都不起作用時(shí)表示輸入信號為零。這樣無論對于任何一個(gè)輸入信號，其它信號都不起作用。即輸入任何一個(gè)一位十進(jìn)制數(shù)，輸出端都可將其轉(zhuǎn)化為四位二進(jìn)制BCD（即二十進(jìn)制碼）碼。8421編碼表例3分析8421編碼器輸出波形例4分析比較器電路真值表輸入信號輸出結(jié)果時(shí)序邏輯電路觸發(fā)器的時(shí)序分析分析D觸發(fā)器74LS74對輸入信號的時(shí)序要求.正常工作時(shí)序一般D觸發(fā)器需要在時(shí)鐘上沿到來前建立數(shù)據(jù),即D的信號要提前穩(wěn)定,稱為建立時(shí)間(SetupTime)要求.在時(shí)鐘上跳后后,數(shù)據(jù)還要保持一定的時(shí)間,稱為保持時(shí)間要求(HoldTime).不滿足上述時(shí)序要求時(shí),稱為出現(xiàn)時(shí)序違例(Violation)邏輯狀態(tài)可能出現(xiàn)錯(cuò)誤.復(fù)位信號的作用上電時(shí)(0時(shí)刻)如果沒有給出有效的復(fù)位信號,觸發(fā)器的狀態(tài)不定,即出現(xiàn)了X.建立時(shí)間違例將D由0到1的跳變與CLK上沿設(shè)為同一時(shí)刻,就會(huì)出現(xiàn)建立時(shí)間違例現(xiàn)象.移位寄存器分析注意總線信號的使用方法,定義了總線信號Q[3:0]后,要利用總線引出符號與具體信號連接,并按Q0,Q1,Q2,Q3的方式命名才有意義.觀察到的16進(jìn)制的值與命名方式有關(guān).正常時(shí)序下的波形時(shí)序違例現(xiàn)象的傳播任何一個(gè)觸發(fā)器出現(xiàn)違例現(xiàn)象,將影響到其它觸發(fā)器的狀態(tài).計(jì)數(shù)器記憶輸入脈沖個(gè)數(shù)的作用叫作計(jì)數(shù)。實(shí)現(xiàn)計(jì)數(shù)操作的電路叫作計(jì)數(shù)器。計(jì)數(shù)器是一種非常重要的時(shí)序邏輯電路。按照計(jì)數(shù)器中各個(gè)觸發(fā)器狀態(tài)更新情況的不同可分成兩大類：一類叫同步計(jì)數(shù)器；另一類稱異步計(jì)數(shù)器。同步計(jì)數(shù)器中，所有觸發(fā)器都受同一個(gè)輸入脈沖的控制，他們的狀態(tài)更新是同步的。異步計(jì)數(shù)器中，有的計(jì)數(shù)器直接受輸入脈沖控制，有的則是把其它觸發(fā)器的輸出用作時(shí)鐘脈沖。因此他們的狀態(tài)更新有先有后，是異步的。隨著計(jì)數(shù)脈沖的輸入作遞增計(jì)數(shù)的叫加法計(jì)數(shù)器，進(jìn)行遞增計(jì)數(shù)的是減法計(jì)數(shù)器，而可增可減的計(jì)數(shù)器是可逆計(jì)數(shù)器例5三位二進(jìn)制同步計(jì)數(shù)器，有23=8種狀態(tài)值，電路圖如下狀態(tài)圖說明電路本身由三個(gè)J-K觸發(fā)器所組成，采用的TTLIC編號為7476，輸入信號主要是脈沖信號CLK，另外還有一個(gè)/CLR信號，當(dāng)它為低電平時(shí)，無論現(xiàn)在的計(jì)數(shù)值是多少，下一次脈沖下降沿來時(shí)，均將本計(jì)數(shù)器值清除為零。同步時(shí)序邏輯電路的仿真主要就是依照狀態(tài)表輸入數(shù)字信號和脈沖，然后再驗(yàn)證輸出的邏輯狀態(tài)是否符合狀態(tài)表的定義即可第一步繪制電路圖1輸入信號源DSTM1的元件名稱為Digclock，DSTM2的元件名稱為Digstim1，電路圖最左方有一個(gè)元件，這是數(shù)字電路中固定送出邏輯高電平的元件，其元件名稱為%D_HI，存于Source.olb元件庫中，必須以Place\Power…功能選項(xiàng)或按鈕才能調(diào)出使用。2定義元件的序號。鼠標(biāo)左鍵雙擊最左邊的J-K觸發(fā)器符號，打開元件屬性設(shè)置窗口，檢查或修改Designator欄為A，Reference欄為U1，Reference欄屬性代表本電路圖中使用到的IC的序號。本例中用到三個(gè)J-K觸發(fā)器，但一片7476IC內(nèi)有兩個(gè)JK觸發(fā)器，所以需要使用兩片7476IC。將他們分別命名為U2和U3。Designator屬性代表此門是用到這IC的第幾個(gè)邏輯元件。8476內(nèi)的兩個(gè)JK觸發(fā)器其元件編號分別為A、B.習(xí)慣上，我們都由A元件開始使用起。3依次修改中間的JK觸發(fā)器的Reference欄為U2，Designator欄為B，最右邊的JK觸發(fā)器，Reference欄為U3，Designator欄為A。4若沒有定義各元件的序號并不會(huì)影響仿真的進(jìn)行或正確性，但會(huì)在轉(zhuǎn)成PCB板的時(shí)候會(huì)造成麻煩。5編輯/CLR輸入信號。選中DSTM2符號上，然后右鍵從快捷菜單中執(zhí)行Edit\PSpiceStimulus功能選項(xiàng)。打開StimulusEditor信號編輯窗口。設(shè)置頻率為7k，占空比為0.9，起始時(shí)間為0，延遲時(shí)間為0的方波信號；對脈沖信號CLK設(shè)置：在對應(yīng)的參數(shù)欄內(nèi)，輸入高電平時(shí)間ONTIME為5us，低電平OFFTIME也為5us。這是一個(gè)周期為10us（頻率為100khz）的脈沖信號暫態(tài)分析參數(shù)設(shè)置輸出變量選擇在Probe的空圖中，執(zhí)行Trace\AddTrace命令,從輸出變量列表里選擇:CLOCK、/CLR、D0、D1和D2。為了方便觀察，我們輸入{D2D1D0}，以總線形式觀察信號。輸出結(jié)果顯示輸出結(jié)果分析我們參考輸出波形，與狀態(tài)圖進(jìn)行比較，發(fā)現(xiàn)本電路完成符合三位2進(jìn)制計(jì)數(shù)器的狀態(tài)圖定義例6串行移位寄存器第一步繪制電路圖從庫里調(diào)用各個(gè)元件，注意輸入激勵(lì)源的屬性設(shè)置第二步邏輯分析設(shè)置仿真分析輸出數(shù)?；旌想娐贩抡?/p>

數(shù)/?；旌想娐分型瑫r(shí)包括有數(shù)字邏輯單元(如:門電路、觸發(fā)器等)和各種模擬元器件(如電阻、電容、晶體管等)。由于數(shù)字信號是以高低電平(1，0)為特征的數(shù)字量，模擬信號是連續(xù)變化的電信號，是兩類性質(zhì)完全不同的電學(xué)量，因此給數(shù)/?；旌想娐返哪M分析帶來新的問題。PSpice中對數(shù)?；旌想娐贩治鰰r(shí)采取在接口型節(jié)點(diǎn)處插入接口型等效電路，將數(shù)?；旌想娐贩殖扇舾刹糠值奶幚矸椒?本節(jié)在介紹數(shù)/模混合電路特點(diǎn)和處理方法的基礎(chǔ)上，介紹PSpiceMD進(jìn)行數(shù)/?；旌夏M的基本步驟，重點(diǎn)說明如何設(shè)置與數(shù)/模混合模擬有關(guān)的參數(shù)數(shù)/模接口等效電路1接口型節(jié)點(diǎn)

不管數(shù)/?；旌想娐范嗝磸?fù)雜，其內(nèi)部節(jié)點(diǎn)可分為模擬型節(jié)點(diǎn)、數(shù)字型節(jié)點(diǎn)和接口型節(jié)點(diǎn)3種。其中接口型節(jié)點(diǎn)是指同時(shí)與邏輯器件和模擬元器件相連的節(jié)點(diǎn)。在對數(shù)/模混合電路進(jìn)行模擬分析時(shí)，關(guān)鍵就是如何處理接口型節(jié)點(diǎn)，實(shí)現(xiàn)數(shù)字信號和模擬信號之間的轉(zhuǎn)換。2.接口等效電路

PSpiceA/D處理接口型節(jié)點(diǎn)的基本方法是為數(shù)字邏輯單元庫中的每一個(gè)基本邏輯單元都同時(shí)配備AtoD和DtoA兩類接口型等效子電路。其中AtoD子電路的作用是將模擬信號轉(zhuǎn)化數(shù)字信號，DtoA子電路則用于將數(shù)字信號轉(zhuǎn)化為模擬信號。如果一個(gè)邏輯單元輸入端與接口型節(jié)點(diǎn)相連，進(jìn)行數(shù)/?；旌夏M時(shí)，系統(tǒng)將在該輸入端自動(dòng)插入一個(gè)AtoD子電路，將接口型節(jié)點(diǎn)處的模擬信號轉(zhuǎn)化為數(shù)字信號，送至邏輯單元的輸入端。同樣，如果邏輯單元的輸出端與接口型節(jié)點(diǎn)相連，則系統(tǒng)將在該輸出端自動(dòng)插入一個(gè)DtoA子電路。這樣通過在接口型節(jié)點(diǎn)處自動(dòng)插入一個(gè)或多個(gè)接口型等效子電路，既將數(shù)字和模擬兩類元器件隔開，同時(shí)又實(shí)現(xiàn)了數(shù)字和模擬兩類信號之間的轉(zhuǎn)換。數(shù)/?；旌夏M步驟

如上所述，PSpice進(jìn)行數(shù)/?；旌夏M的基本方法是在接口型節(jié)點(diǎn)處插入接口型等效電路，將數(shù)/?；旌想娐贩殖扇舾蓚€(gè)部分。每一部分只包括數(shù)字或模擬元器件。由于接口等效子電路是由系統(tǒng)自動(dòng)插入的，用戶只需考慮是否要修改接口等效子電路的模型級別以及子電路中電源電壓的內(nèi)定值。另外在顯示模擬結(jié)果波形時(shí)，要處理數(shù)字和模擬兩類信號，并要考慮新增的數(shù)字型節(jié)點(diǎn)。除此以外，數(shù)/?；旌夏M與第七章介紹的邏輯模擬步驟基本相同。下面結(jié)合實(shí)例，介紹數(shù)/?；旌夏M的具體步驟例8分析混合與非門電路例9分析TTLIC的脈沖產(chǎn)生電路說明脈沖產(chǎn)生電路又稱方波產(chǎn)生電路、無穩(wěn)態(tài)電路、振蕩電路。它應(yīng)用共振原理、相位倒相或是RC重復(fù)充放電現(xiàn)象使其電路的輸出信號為一個(gè)有固定周期的重復(fù)方波信號。脈沖在計(jì)數(shù)/計(jì)時(shí)電路的應(yīng)用上用以觸發(fā)計(jì)數(shù)/計(jì)時(shí)動(dòng)作。在寄存器的應(yīng)用上用以觸發(fā)狀態(tài)或記錄的動(dòng)作，而同步時(shí)序電路中的觸發(fā)器乃循著同一個(gè)脈沖同步轉(zhuǎn)態(tài)動(dòng)作。工作原理1由于電阻R1、R2乃由邏輯門的輸出腳回到邏輯門的輸入腳，故現(xiàn)在門U1A和U1B乃工作于臨界電路（TTL約為1.4V）電壓，此時(shí)只要門的輸入信號有一點(diǎn)點(diǎn)的偏移，輸出就會(huì)大幅度地偏轉(zhuǎn)。2現(xiàn)在假設(shè)在起始狀態(tài)下（剛剛把電源VCC接上），令A(yù)點(diǎn)為高電壓，經(jīng)反相后B點(diǎn)為低電壓。因?yàn)榻由想娫吹乃查g，電容器短路，所以C點(diǎn)為低電壓，經(jīng)反相后D點(diǎn)為高電壓。3現(xiàn)在D點(diǎn)經(jīng)由R2向電容C1充電，故C點(diǎn)電壓逐漸上升。而因?yàn)镃2經(jīng)由R1放電，故A點(diǎn)電壓逐漸下降。當(dāng)A點(diǎn)和C點(diǎn)達(dá)到臨界電壓時(shí)，門U1A和U1B就會(huì)轉(zhuǎn)態(tài)，此后A點(diǎn)就轉(zhuǎn)為低電壓，反相后B點(diǎn)為高電壓。在轉(zhuǎn)態(tài)的瞬間，電容短路，所以C點(diǎn)轉(zhuǎn)為高電壓，反相后D點(diǎn)變?yōu)榈碗妷?現(xiàn)在B點(diǎn)經(jīng)由R1向電容C2充電，故A點(diǎn)電壓逐漸上升，而因?yàn)镃1經(jīng)由R2放電，故C點(diǎn)電壓逐漸下降，當(dāng)A點(diǎn)和C點(diǎn)達(dá)到臨界電壓時(shí)，門U1A和U2A就會(huì)再度轉(zhuǎn)態(tài)，此后A點(diǎn)就轉(zhuǎn)為高電壓，反相后B點(diǎn)為低電壓。在轉(zhuǎn)態(tài)的瞬間，電容短路，所以C點(diǎn)轉(zhuǎn)為低電壓，反相后D點(diǎn)變?yōu)楦唠妷骸?由以上描述可知，A、B、C、D各節(jié)點(diǎn)會(huì)一直在高低壓間切換，故成為一個(gè)脈沖產(chǎn)生電路。不過我們前面提到的高低電壓，事實(shí)上都是充放電波形，而非漂亮的方波形式，所以必須再串上一級非門U3A來做方波整形的動(dòng)作。本電路是靠元件本身自然的噪聲來觸發(fā)起振。但是在做動(dòng)作仿真時(shí)，因?yàn)樵家牙硐牖o自然噪聲），所以各節(jié)點(diǎn)均停留與偏壓點(diǎn)的電壓值，無法起振。解決方式大概有以下幾種：1將電容器及電感器加上起始狀態(tài)，強(qiáng)迫電路從非偏壓點(diǎn)位置開始仿真2使用折線波信號源接于電源節(jié)點(diǎn)，然后將信號由0升高到需要的電源值。3在接地點(diǎn)加上一個(gè)起始脈沖。4使用集電極開漏電路，在起始時(shí)加入信號，強(qiáng)迫起振。當(dāng)然本集電極開漏電路不可影響電路的正常工作。第一步繪制電路圖1從庫里調(diào)用TTLIC元件編號為7414，這是一個(gè)具有施密特觸發(fā)器功能的反相器。2為了強(qiáng)調(diào)電路從非偏壓點(diǎn)開始進(jìn)行仿真，必須設(shè)置電容C1和C2的起始屬性。雙擊元件從彈出的屬性窗口中，在IC相輸入2V3使用施密特觸發(fā)器的理由，是因?yàn)闊o遲滯現(xiàn)象的一般邏輯門會(huì)因?yàn)槔硐胩匦远谄鹫癫痪弥螅罱K仍然回歸到偏壓電壓而停止振蕩。這點(diǎn)和現(xiàn)實(shí)電路并不太一樣（現(xiàn)實(shí)電路會(huì)維持振蕩的現(xiàn)象）。第二步分析參數(shù)設(shè)置仿真結(jié)果例10方波產(chǎn)生電路仿真分析設(shè)置按圖繪制電路圖后，Pspice作瞬態(tài)分析：初值設(shè)為0s，終值設(shè)為100us。仿真波形輸入輸出波形數(shù)模接口波形蒙特卡洛分析Rb的誤差設(shè)置為10%，蒙特卡洛分析參數(shù)設(shè)置為：變量為（V(u1a:y)）；分析次數(shù)為10次；全部輸出ALL。最差情況分析

在實(shí)際情況下，每個(gè)元器件參數(shù)都有一定的容差，因此帶來的問題是:按照同一個(gè)電路設(shè)計(jì)組裝的若干個(gè)電路，由于每個(gè)電路中各個(gè)元器件的容差組合情況各不相同(盡管都在規(guī)定范圍內(nèi))，這些電路是否都能正常工作?最壞情況邏輯模擬的目的就是要為這一問題做出回答。如果一個(gè)電路設(shè)計(jì)即能通過邏輯模擬，又能通過最壞情況邏輯模擬，說明該電路設(shè)計(jì)對電路中不同元器件的各種容差組合具有很寬的容限，按這種設(shè)計(jì)組裝粗的電路，成品率將很高。最差情況分析

模擬電路的最差情況分析著重于在元件值偏移情形下觀察時(shí)域及頻域輸出信號的偏移是否仍在設(shè)計(jì)要求范圍之內(nèi)。而數(shù)字電路的最差情況分析則主要著重于在元件值偏移情形下觀察輸出信號的時(shí)序偏移后，電路是否仍然維持正常工作最差情況分析主要目的在于分析元件誤差對電路特性的影響程度。它是在執(zhí)行數(shù)字電路暫態(tài)分析時(shí)，在元件誤差范圍內(nèi)找出使輸出信號有最大時(shí)序偏移量時(shí)的對應(yīng)元件值，然后將結(jié)果記錄下來。也就是說，最差情況分析適用于找出極端情況下的輸出波形時(shí)序及當(dāng)時(shí)的元件值組合。例11分析下面電路的最差情況仿真第一步繪制電路圖1按圖放置各個(gè)元件并連線2編輯輸入信號。定義方波信號A的頻率為5Mhz，定義信號B為頻率2.5Mhz，定義信號C為頻率1.25Mhz。三者的占空比均為0.5，起始值為0，延遲時(shí)間為0第二步設(shè)置暫態(tài)分析1打開SimulationSetttings參數(shù)對話框設(shè)置暫態(tài)分析，將Runtotime欄設(shè)為3us，Maximumstepsize欄設(shè)置3ns2打開Simulationsettings對話框的Options標(biāo)簽，將Category：欄設(shè)為Gate-levelsimulation選項(xiàng)。我們可以看到目前TimingMode欄內(nèi)定為Typical3保存，并運(yùn)行仿真，屏幕上自動(dòng)打開Probe窗口，先將這個(gè)窗口關(guān)閉。4新建一個(gè)仿真文件，打開SimulationSettings對話框的options標(biāo)簽，將category欄設(shè)為Gate-levelsimulation選項(xiàng)，然后將TimingMode欄改為Wores-case（Min/Max）選項(xiàng)以執(zhí)行最差情況分析5再次保存，啟動(dòng)仿真程序6在probe窗口中，執(zhí)行File/AppendWaveform（.DAT）命令，加入第一次的仿真文件分析結(jié)果設(shè)定X軸在100ns-400ns注意查找出邏輯錯(cuò)誤的目的是要糾正這些問題。在確定糾正邏輯錯(cuò)誤的具體方法時(shí)，可以參照下面幾條基本思路:A改變某一信號傳輸通道上的延遲。具體方法包括:增加或減少邏輯器件，換用邏輯功能相同但延遲特性不同的另一種邏輯器件等。B改變輸入激勵(lì)信號波形的相對時(shí)序關(guān)系例13由CMOS門電路組成的多諧振蕩器υo1與υo反相,電容接在υo與υI之間:υo1=1,υo=0時(shí),電容充電,υI增加;υo1=0,υo=1時(shí),電容放電,υI下降;例14觸摸式電子搖獎(jiǎng)器CD4017工作原理

進(jìn)制計(jì)數(shù)／分頻器CD4017，其內(nèi)部由計(jì)數(shù)器及譯碼器兩部分組成，由譯碼輸出實(shí)現(xiàn)對脈沖信號的分配，整個(gè)輸出時(shí)序就是O0、O1、O2、…、O9依次出現(xiàn)與時(shí)鐘同步的高電平，寬度