計算機組成原理第四版第六章

6.1總線的概念及結(jié)構(gòu)形態(tài)6.2總線接口6.3總線仲裁6.4總線定時第六章總線系統(tǒng)Back總線：是構(gòu)成計算機系統(tǒng)的互連機構(gòu)，是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳輸?shù)墓餐??？偩€分類：內(nèi)部總線系統(tǒng)總線I/O總線總線的連接方式：

單總線結(jié)構(gòu)

雙總線結(jié)構(gòu)

三總線結(jié)構(gòu)總線的內(nèi)部結(jié)構(gòu)：

早期的

當代的Pentium計算機的總線結(jié)構(gòu)Back6.1總線的概念及結(jié)構(gòu)形態(tài)Back總線是構(gòu)成計算機系統(tǒng)的互連機構(gòu)，是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳送的公共通路。一個單處理器系統(tǒng)中的總線，大致分為三類：(1)內(nèi)部總線：CPU內(nèi)部連接各寄存器及運算部件之間的總線。(2)系統(tǒng)總線：CPU同計算機系統(tǒng)的其他高速功能部件，如存儲器、通道等互相連接的總線。

(3)I/O總線：中、低速I/O設(shè)備之間互相連接的總線。Back單總線結(jié)構(gòu):在許多單處理器的計算機中，使用一條單一的系統(tǒng)總線來連接CPU、主存和I/O設(shè)備，叫做單總線結(jié)構(gòu)。這種連接到總線上的邏輯部件必須高速運行，以便在某些設(shè)備需要使用總線時能迅速獲得總線控制權(quán)；而當不再使用總線時，能迅速放棄總線控制權(quán)。Back雙總線結(jié)構(gòu)：這種結(jié)構(gòu)保持了單總線系統(tǒng)簡單、易于擴充的優(yōu)點，但又在CPU和主存之間專門設(shè)置了一組高速的存儲總線，使CPU可通過專用總線與存儲器交換信息，并減輕了系統(tǒng)總線的負擔(dān)，同時主存仍可通過系統(tǒng)總線與外設(shè)之間實現(xiàn)DMA操作，而不必經(jīng)過CPU。當然這種雙總線系統(tǒng)以增加硬件為代價。Back三總線結(jié)構(gòu)：它是在雙總線系統(tǒng)的基礎(chǔ)上增加I/O總線形成的。在DMA方式中，外設(shè)與存儲器間直接交換數(shù)據(jù)而不經(jīng)過CPU，從而減輕了CPU對數(shù)據(jù)輸入輸出的控制，而“通道”方式進一步提高了CPU的效率。Back6.1.3總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響

1.最大存儲容量在單總線系統(tǒng)中，最大主存容量必須小于由計算機字長所決定的可能的地址總數(shù)。在雙總線系統(tǒng)中，對主存和外設(shè)進行存取的判斷是利用各自的指令操作碼。由于主存地址和外設(shè)地址出現(xiàn)于不同的總線上，所以存儲容量不會受到外圍設(shè)備多少的影響。2指令系統(tǒng)在雙總線系統(tǒng)中，CPU對存儲總線和系統(tǒng)總線必須有不同的指令系統(tǒng)。在單總線系統(tǒng)中，訪問主存和I/O傳送可使用相同的操作碼，使用相同的指令，但它們使用不同的地址。3吞吐量計算機系統(tǒng)的吞吐量是指流入、處理和流出系統(tǒng)的信息的速率。它取決于信息能夠多快地輸入內(nèi)存，CPU能夠多快地取指令，數(shù)據(jù)能夠多快地從內(nèi)存取出或存入，以及所得結(jié)果能夠多快地從內(nèi)存送給一臺外圍設(shè)備。由于上述原因，采用雙端口存儲器可以增加主存的有效速度。早期總線：它實際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道。這種簡單的總線一般由50—100條線組成，這些線按其功能可分為三類：地址線、數(shù)據(jù)線和控制線。Back當代總線：CPU和它私有的cache一起作為一個模塊與總線相連。系統(tǒng)中允許有多個這樣的處理器模塊。而總線控制器完成幾個總線請求者之間的協(xié)調(diào)與仲裁。

數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線、控制線組成。

仲裁總線：包括總線請求線和總線授權(quán)線。

中斷和同步總線：用于處理帶優(yōu)先級的中斷操作，包括中斷請求線和中斷認可線。

公用線：包括時鐘信號線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時序信號線等。Backpentium計算機主板的總線結(jié)構(gòu)框圖Back接口：接口即I/O設(shè)備適配器，具體指CPU和主存、外圍設(shè)備之間通過總線進行連接的邏輯部件。接口部件在它動態(tài)連接的兩個部件之間起著“轉(zhuǎn)換器”的作用，以便實現(xiàn)彼此之間的信息傳送。如圖6.7所示。接口的功能信息的傳送方式外圍設(shè)備的連接Back6.2總線接口

典型的接口通常具有如下功能：1.控制：接口靠程序的指令信息來控制外圍設(shè)備的動作，如啟動、關(guān)閉設(shè)備等。2.緩沖：接口在外圍設(shè)備和計算機系統(tǒng)其他部件之間用作為一個緩沖器，以補償各種設(shè)備在速度上的差異。3.狀態(tài)：接口監(jiān)視外圍設(shè)備的工作狀態(tài)并保存狀態(tài)信息。狀態(tài)信息包括數(shù)據(jù)“準備就緒”、“忙”、“錯誤”等等，供CPU詢問外圍設(shè)備時進行分析之用。4.轉(zhuǎn)換：接口可以完成任何要求的數(shù)據(jù)轉(zhuǎn)換，例如并－－串轉(zhuǎn)換或串－－并轉(zhuǎn)換，因此數(shù)據(jù)能在外圍設(shè)備和CPU之間正確地進行傳送。5.整理：接口可以完成一些特別的功能，例如在需要時可以修改字計數(shù)器或當前內(nèi)存地址寄存器。6.程序中斷：每當外圍設(shè)備向CPU請求某種動作時，接口即發(fā)生一個中斷請求信號到CPU。一個適配器必有兩個接口：一是和系統(tǒng)總線的接口，CPU和適配器的數(shù)據(jù)交換一定的是并行方式；二是和外設(shè)的接口，適配器和外設(shè)的數(shù)據(jù)交換可能是并行方式，也可能是串行方式。根據(jù)外圍設(shè)備供求串行數(shù)據(jù)或并行數(shù)據(jù)的方式不同，適配器分為串行數(shù)據(jù)接口和并行數(shù)據(jù)接口兩大類。Back信息傳輸三種方式：串行傳送、并行傳送和分時傳送。出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式。BackCPU、接口和外圍設(shè)備之間的連接關(guān)系Back典型的接口通常具有如下功能：1.控制：接口靠程序的指令信息來控制外圍設(shè)備的動作，如啟動、關(guān)閉設(shè)備等。2.緩沖：接口在外圍設(shè)備和計算機系統(tǒng)其他部件之間用作為一個緩沖器，以補償各種設(shè)備在速度上的差異。3.狀態(tài)：接口監(jiān)視外圍設(shè)備的工作狀態(tài)并保存狀態(tài)信息。狀態(tài)信息包括數(shù)據(jù)“準備就緒”、“忙”、“錯誤”等等，供CPU詢問外圍設(shè)備時進行分析之用。4.轉(zhuǎn)換：接口可以完成任何要求的數(shù)據(jù)轉(zhuǎn)換，例如并－－串轉(zhuǎn)換或串－－并轉(zhuǎn)換，因此數(shù)據(jù)能在外圍設(shè)備和CPU之間正確地進行傳送。5.整理：接口可以完成一些特別的功能，例如在需要時可以修改字計數(shù)器或當前內(nèi)存地址寄存器。6.程序中斷：每當外圍設(shè)備向CPU請求某種動作時，接口即發(fā)生一個中斷請求信號到CPU。一個適配器必有兩個接口：一是和系統(tǒng)總線的接口，CPU和適配器的數(shù)據(jù)交換一定的是并行方式；二是和外設(shè)的接口，適配器和外設(shè)的數(shù)據(jù)交換可能是并行方式，也可能是串行方式。根據(jù)外圍設(shè)備供求串行數(shù)據(jù)或并行數(shù)據(jù)的方式不同，適配器分為串行數(shù)據(jù)接口和并行數(shù)據(jù)接口兩大類。Back連接到總線上的功能模塊有主動和被動兩種形態(tài)為了解決多個主設(shè)備同時競爭總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個主設(shè)備作為總線的下一次主方。對多個主設(shè)備提出的占用總線請求，一般采用優(yōu)先級或公平策略進行仲裁。按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁和分布式仲裁兩類。6.3總線仲裁Back總線仲裁方式分：

1）集中式仲裁：每個功能模塊有兩條線連到中央仲裁器，一條送往仲裁器的總線請求線BR，一條送往仲裁器的總線授權(quán)線BG。

2）分步式仲裁：不需要中央仲裁器，每個潛在的功能模塊都有自己的仲裁號和仲裁器。

BacknextBack6.4

總線的定時總線的一次信息傳送過程，大致可分為如下五個階段：請求總線，總線仲裁，尋址(目的地址)，信息傳送，狀態(tài)返回(或錯誤報告)為了同步主方、從方的操作，必須制訂定時協(xié)議。定時：事件出現(xiàn)在總線上的時序關(guān)系。定時方式：Back1.同步定時在同步定時協(xié)議中，事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定。由于采用了公共時鐘，每個功能模塊什么時候發(fā)送或接收信息都由統(tǒng)一時鐘規(guī)定，因此，同步定時具有較高的傳輸頻率。同步定時適用于總線長度較短、各功能模塊存取時間比較接近的情況。2.異步定時在異步定時協(xié)議中，后一事件出現(xiàn)在總線上的時刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機制基礎(chǔ)上。在這種系統(tǒng)中，不需要統(tǒng)一的共公時鐘信號?？偩€周期的長度是可變的。異步定時的優(yōu)點是總線周期長度可變，不把響應(yīng)時間強加到功能模塊上，因而允許快速和慢速的功能模塊都能連接到同一總線上。但這以增加總線的復(fù)雜性和成本為代