【精品】計(jì)算機(jī)組成原理習(xí)題答案

第一章１．電子數(shù)字計(jì)算機(jī)和電子模擬計(jì)算機(jī)的區(qū)別在哪里？解：電子數(shù)字計(jì)算機(jī)中處理的信息是在時間上離散的數(shù)字量，運(yùn)算的過程是不連續(xù)的；電子模擬計(jì)算機(jī)中處理的信息是連續(xù)變化的物理量，運(yùn)算的過程是連續(xù)的。２．馮·諾依曼計(jì)算機(jī)的特點(diǎn)是什么？其中最主要的一點(diǎn)是什么？解：馮·諾依曼計(jì)算機(jī)的特點(diǎn)如下：①計(jì)算機(jī)（指硬件）應(yīng)由運(yùn)算器、存儲器、控制器、輸入設(shè)備和輸出設(shè)備五大基本部件組成；②計(jì)算機(jī)內(nèi)部采用二進(jìn)制來表示指令和數(shù)據(jù)；③將編好的程序和原始數(shù)據(jù)事先存入存儲器中，然后再啟動計(jì)算機(jī)工作。第③點(diǎn)是最主要的一點(diǎn)。３．計(jì)算機(jī)的硬件是由哪些部件組成的？它們各有哪些功能？解：計(jì)算機(jī)的硬件應(yīng)由運(yùn)算器、存儲器、控制器、輸入設(shè)備和輸出設(shè)備五大基本部件組成。它們各自的功能是：①輸入設(shè)備：把人們編好的程序和原始數(shù)據(jù)送到計(jì)算機(jī)中去，并且將它們轉(zhuǎn)換成計(jì)算機(jī)內(nèi)部所能識別和接受的信息方式。②輸出設(shè)備：將計(jì)算機(jī)的處理結(jié)果以人或其他設(shè)備所能接受的形式送出計(jì)算機(jī)。③存儲器：用來存放程序和數(shù)據(jù)。④運(yùn)算器：對信息進(jìn)行處理和運(yùn)算。⑤控制器：按照人們預(yù)先確定的操作步驟，控制整個計(jì)算機(jī)的各部件有條不紊地自動工作。４．什么叫總線？簡述單總線結(jié)構(gòu)的特點(diǎn)。解：總線是一組能為多個部件服務(wù)的公共信息傳送線路，它能分時地發(fā)送與接收各部件的信息。單總線結(jié)構(gòu)即各大部件都連接在單一的一組總線上，這個總線被稱為系統(tǒng)總線。CPU與主存、CPU與外設(shè)之間可以直接進(jìn)行信息交換，主存與外設(shè)、外設(shè)與外設(shè)之間也可以直接進(jìn)行信息交換，而無須經(jīng)過CPU的干預(yù)。５．簡單描述計(jì)算機(jī)的層次結(jié)構(gòu)，說明各層次的主要特點(diǎn)。解：現(xiàn)代計(jì)算機(jī)系統(tǒng)是一個硬件與軟件組成的綜合體，可以把它看成是按功能劃分的多級層次結(jié)構(gòu)。第０級為硬件組成的實(shí)體。第１級是微程序級。這級的機(jī)器語言是微指令集，程序員用微指令編寫的微程序一般是直接由硬件執(zhí)行的。第２級是傳統(tǒng)機(jī)器級。這級的機(jī)器語言是該機(jī)的指令集，程序員用機(jī)器指令編寫的程序可以由微程序進(jìn)行解釋。第３級是操作系統(tǒng)級。從操作系統(tǒng)的基本功能來看，一方面它要直接管理傳統(tǒng)機(jī)器中的軟硬件資源，另一方面它又是傳統(tǒng)機(jī)器的延伸。第４級是匯編語言級。這級的機(jī)器語言是匯編語言，完成匯編語言翻譯的程序叫做匯編程序。第５級是高級語言級。這級的機(jī)器語言就是各種高級語言，通常用編譯程序來完成高級語言翻譯的工作。第６級是應(yīng)用語言級。這一級是為了使計(jì)算機(jī)滿足某種用途而專門設(shè)計(jì)的，因此這一級語言就是各種面向問題的應(yīng)用語言。６．計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有哪些？解：計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有：機(jī)器字長、數(shù)據(jù)通路寬度、主存容量和運(yùn)算速度等。機(jī)器字長是指參與運(yùn)算的數(shù)的基本位數(shù)，它是由加法器、寄存器的位數(shù)決定的。數(shù)據(jù)通路寬度是指數(shù)據(jù)總線一次所能并行傳送信息的位數(shù)。主存容量是指主存儲器所能存儲的全部信息量。運(yùn)算速度與機(jī)器的主頻、執(zhí)行什么樣的操作、主存本身的速度等許多因素有關(guān)。第二章１．設(shè)機(jī)器數(shù)的字長８位（含１位符號位），分別寫出下列各二進(jìn)制數(shù)的原碼、補(bǔ)碼和反碼：０，－０，０．１０００，－０．１０００，０．１１１１，－０．１１１１，１１０１，－１１０１。３．已知下列數(shù)的原碼表示，分別寫出它們的補(bǔ)碼表示：［X１］原＝０．１０１００，［X２］原＝１．１０１１１。解：［X１］補(bǔ)＝０．１０１００，［X２］補(bǔ)＝１．０１００１。４．已知下列數(shù)的補(bǔ)碼表示，分別寫出它們的真值：［X１］補(bǔ)＝０．１０１００，［X２］補(bǔ)＝１．１０１１１。解：X１＝０．１０１００，X２＝－０．０１００１。８．一個n位字長的二進(jìn)制定點(diǎn)整數(shù)，其中１位為符號位，分別寫出在補(bǔ)碼和反碼兩種情況下：（１）模數(shù)；

（２）最大的正數(shù)；（３）最負(fù)的數(shù)；

（４）符號位的權(quán)；（５）－１的表示形式；

（６）０的表示形式。９．某機(jī)字長１６位，問在下列幾種情況下所能表示數(shù)值的范圍：（１）無符號整數(shù)；（２）用原碼表示定點(diǎn)小數(shù)；（３）用補(bǔ)碼表示定點(diǎn)小數(shù)；（４）用原碼表示定點(diǎn)整數(shù)；（５）用補(bǔ)碼表示定點(diǎn)整數(shù)。

１０．某機(jī)字長３２位，試分別寫出無符號整數(shù)和帶符號整數(shù)（補(bǔ)碼）的表示范圍（用十進(jìn)制數(shù)表示）。１１．某浮點(diǎn)數(shù)字長１２位，其中階符１位，階碼數(shù)值３位，數(shù)符１位，尾數(shù)數(shù)值７位，階碼以２為底，階碼和尾數(shù)均用補(bǔ)碼表示。它所能表示的最大正數(shù)是多少？最小規(guī)格化正數(shù)是多少？絕對值最大的負(fù)數(shù)是多少？

１２．某浮點(diǎn)數(shù)字長１６位，其中階碼部分６位（含１位階符），移碼表示，以２為底；尾數(shù)部分１０位（含１位數(shù)符，位于尾數(shù)最高位），補(bǔ)碼表示，規(guī)格化。分別寫出下列各題的二進(jìn)制代碼與十進(jìn)制真值。（１）非零最小正數(shù)；（２）最大正數(shù)；（３）絕對值最小負(fù)數(shù)；（４）絕對值最大負(fù)數(shù)。

１３．一浮點(diǎn)數(shù)，其階碼部分為p位，尾數(shù)部分為q位，各包含１位符號位，均用補(bǔ)碼表示；尾數(shù)基數(shù)r＝２，該浮點(diǎn)數(shù)格式所能表示數(shù)的上限、下限及非零的最小正數(shù)是多少？寫數(shù)據(jù)的機(jī)器層次表示出表達(dá)式。１４．若上題尾數(shù)基數(shù)r＝１６，按上述要求寫出表達(dá)式。

１５．某浮點(diǎn)數(shù)字長３２位，格式如下。其中階碼部分８位，以２為底，移碼表示；尾數(shù)部分一共２４位（含１位數(shù)符），補(bǔ)碼表示。現(xiàn)有一浮點(diǎn)代碼為（８C５A(chǔ)３E００）１６，試寫出它所表示的十進(jìn)制真值。

１６．試將（－０．１１０１）２用IEEE短浮點(diǎn)數(shù)格式表示出來。

１７．將下列十進(jìn)制數(shù)轉(zhuǎn)換為IEEE短浮點(diǎn)數(shù)：１８．將下列IEEE短浮點(diǎn)數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)：（１）１１００００００１１１１００００００００００００００００００００；（２）００１１１１１１０００１００００００００００００００００００００；（３）０１００００１１１００１１００１００００００００００００００００；（４）０１００００００００００００００００００００００００００００００；（５）０１０００００１００１０００００００００００００００００００００；（６）００００００００００００００００００００００００００００００００。１９．對下列ASCII碼進(jìn)行譯碼：１００１００１，０１００００１，１１００００１，１１１０１１１１０００１０１，１０１００００，１０１０１１１，０１００１００２０．以下列形式表示（５３８２）１０。（１）８４２１碼；

（２）余３碼；（３）２４２１碼；

（４）二進(jìn)制數(shù)。

２１．填寫下列代碼的奇偶校驗(yàn)位，現(xiàn)設(shè)為奇校驗(yàn)：解：３個代碼的校驗(yàn)位分別是０，０，１。２２．已知下面數(shù)據(jù)塊約定：橫向校驗(yàn)、縱向校驗(yàn)均為奇校驗(yàn)，請指出至少有多少位出錯。２３．求有效信息位為０１１０１１１０的海明校驗(yàn)碼。

２４．設(shè)計(jì)算機(jī)準(zhǔn)備傳送的信息是：１０１０１１００１０００１１１１，生成多項(xiàng)式是X５＋X２＋１，計(jì)算校驗(yàn)位，寫出CRC碼。第三章１．指令長度和機(jī)器字長有什么關(guān)系？半字長指令、單字長指令、雙字長指令分別表示什么意思？解：指令長度與機(jī)器字長沒有固定的關(guān)系，指令長度可以等于機(jī)器字長，也可以大于或小于機(jī)器字長。通常，把指令長度等于機(jī)器字長的指令稱為單字長指令；指令長度等于半個機(jī)器字長的指令稱為半字長指令；指令長度等于兩個機(jī)器字長的指令稱為雙字長指令。２．零地址指令的操作數(shù)來自哪里？一地址指令中，另一個操作數(shù)的地址通?？刹捎檬裁磳ぶ贩绞将@得？各舉一例說明。解：雙操作數(shù)的零地址指令的操作數(shù)來自堆棧的棧頂和次棧頂。雙操作數(shù)的一地址指令的另一個操作數(shù)通?？刹捎秒[含尋址方式獲得，即將另一操作數(shù)預(yù)先存放在累加器中。例如，前述零地址和一地址的加法指令。３．某機(jī)為定長指令字結(jié)構(gòu)，指令長度１６位；每個操作數(shù)的地址碼長６位，指令分為無操作數(shù)、單操作數(shù)和雙操作數(shù)三類。若雙操作數(shù)指令已有K種，無操作數(shù)指令已有L種，問單操作數(shù)指令最多可能有多少種？上述三類指令各自允許的最大指令條數(shù)是多少？

４．設(shè)某機(jī)為定長指令字結(jié)構(gòu)，指令長度１２位，每個地址碼占３位，試提出一種分配方案，使該指令系統(tǒng)包含：４條三地址指令，８條二地址指令，１８０條單地址指令。

５．指令格式同上題，能否構(gòu)成：三地址指令４條，單地址指令２５５條，零地址指令６４條？為什么？６．指令中地址碼的位數(shù)與直接訪問的主存容量和最小尋址單位有什么關(guān)系？解：主存容量越大，所需的地址碼位數(shù)就越長。對于相同容量來說，最小尋址單位越小，地址碼的位數(shù)就越長。７．試比較間接尋址和寄存器間址。解：間接尋址方式的有效地址在主存中，操作數(shù)也在主存中；寄存器間址方式的有效地址在寄存器中，操作數(shù)在主存中。所以間接尋址比較慢。８．試比較基址尋址和變址尋址。解：基址尋址和變址尋址在形成有效地址時所用的算法是相同的，但是它們兩者實(shí)際上是有區(qū)別的。一般來說，變址尋址中變址寄存器提供修改量（可變的），而指令中提供基準(zhǔn)值（固定的）；基址尋址中基址寄存器提供基準(zhǔn)值（固定的），而指令中提供位移量（可變的）。這兩種尋址方式應(yīng)用的場合也不同，變址尋址是面向用戶的，用于訪問字符串、向量和數(shù)組等成批數(shù)據(jù)；而基址尋址面向系統(tǒng)，主要用于邏輯地址和物理地址的變換，用以解決程序在主存中的再定位和擴(kuò)大尋址空間等問題。在某些大型機(jī)中，基址寄存器只能由特權(quán)指令來管理，用戶指令無權(quán)操作和修改。９．某機(jī)字長為１６位，主存容量為６４K字，采用單字長單地址指令，共有５０條指令。若有直接尋址、間接尋址、變址尋址、相對尋址四種尋址方式，試設(shè)計(jì)其指令格式。解：操作碼６位，尋址方式２位，地址碼８位。１０．某機(jī)字長為１６位，主存容量為６４K字，指令格式為單字長單地址，共有６４條指令。試說明：（１）若只采用直接尋址方式，指令能訪問多少主存單元？（２）為擴(kuò)充指令的尋址范圍，可采用直接／間接尋址方式，若只增加一位直接／間接標(biāo)志，指令可尋址范圍為多少？指令直接尋址的范圍為多少？（３）采用頁面尋址方式，若只增加一位Z／C（零頁／現(xiàn)行頁）標(biāo)志，指令尋址范圍為多少？指令直接尋址范圍為多少？（４）采用（２）、（３）兩種方式結(jié)合，指令的尋址范圍為多少？指令直接尋址范圍為多少？

１１．設(shè)某機(jī)字長３２位，CPU有３２個３２位的通用寄存器，設(shè)計(jì)一個能容納６４種操作的單字長指令系統(tǒng)。（１）如果是存儲器間接尋址方式的寄存器－存儲器型指令，能直接尋址的最大主存空間是多少？（２）如果采用通用寄存器作為基址寄存器，能直接尋址的最大主存空間又是多少？解：因?yàn)橛?jì)算機(jī)中共有６４條指令，所以操作碼占６位；３２個通用寄存器，寄存器編號占５位；其余部分為地址碼或標(biāo)志位。（１）如果是存儲器間接尋址方式的寄存器－存儲器型指令，操作碼６位，寄存器編號５位，間址標(biāo)志１位，地址碼２０位，直接尋址的最大主存空間是字。（２）如果采用通用寄存器作為基址寄存器，，能直接尋址的最大主存空間是字。１２．已知某小型機(jī)字長為１６位，其雙操作數(shù)指令的格式如下：其中：OP為操作碼，R為通用寄存器地址。試說明下列各種情況下能訪問的最大主存區(qū)域有多少機(jī)器字？（１）A為立即數(shù)。（２）A為直接主存單元地址。（３）A為間接地址（非多重間址）。（４）A為變址尋址的形式地址，假定變址寄存器為R１（字長為１６位）。解：（１）１個機(jī)器字。（２）２５６個機(jī)器字。（３）６５５３６個機(jī)器字。（４）６５５３６個機(jī)器字。１３．計(jì)算下列４條指令的有效地址（指令長度為１６位）。（１）００００００Q（２）１０００００Q（３）１７０７１０Q（４）０１２３０５Q１６．舉例說明哪幾種尋址方式除去取指令以外不訪問存儲器？哪幾種尋址方式除去取指令外只需訪問一次存儲器？完成什么樣的指令，包括取指令在內(nèi)共訪問４次存儲器？解：除去取指令以外不訪問存儲器：立即尋址，寄存器尋址。除去取指令外只需訪問一次存儲器：直接尋址，寄存器間接尋址，變址尋址，基址尋址，相對尋址，頁面尋址。二級間接尋址包括取指令在內(nèi)共訪問４次存儲器。１７．設(shè)相對尋址的轉(zhuǎn)移指令占兩個字節(jié)，第一個字節(jié)是操作碼，第二個字節(jié)是相對位移量，用補(bǔ)碼表示。假設(shè)當(dāng)前轉(zhuǎn)移指令第一字節(jié)所在的地址為2000H，且CPU每取一個字節(jié)便自動完成（PC）＋１→PC的操作。試問當(dāng)執(zhí)行JMP*＋８和JMP*－９指令（倡為相對尋址特征）時，轉(zhuǎn)移指令第二字節(jié)的內(nèi)容各為多少？轉(zhuǎn)移的目的地址各是什么？解：轉(zhuǎn)移指令第二字節(jié)的內(nèi)容分別為：（＋８），11110111（－９）轉(zhuǎn)移的目的地址分別為：２００AH，１FF９H。20．什么叫主程序和子程序？調(diào)用子程序時還可采用哪幾種方法保存返回地址？畫圖說明調(diào)用子程序的過程。解：主程序就是指通常的程序，而子程序是一組可以公用的指令序列，只要知道子程序的入口地址就能調(diào)用它。保存返回地址的方法有多種：（１）用子程序的第一個字單元存放返回地址。轉(zhuǎn)子指令把返回地址存放在子程序的第一個字單元中，子程序從第二個字單元開始執(zhí)行。返回時將第一個字單元地址作為間接地址，采用間址方式返回主程序。（２）用寄存器存放返回地址。轉(zhuǎn)子指令先把返回地址放到某一個寄存器中，再由子程序?qū)⒓拇嫫髦械膬?nèi)容轉(zhuǎn)移到另一個安全的地方。（３）用堆棧保存返回地址。調(diào)用子程序的過程如圖３唱８所示，此時返回地址保存在堆棧中。

21．在某些計(jì)算機(jī)中，調(diào)用子程序的方法是這樣實(shí)現(xiàn)的：轉(zhuǎn)子指令將返回地址存入子程序的第一個字單元，然后從第二個字單元開始執(zhí)行子程序，請回答下列問題：（１）為這種方法設(shè)計(jì)一條從子程序轉(zhuǎn)到主程序的返回指令。（２）在這種情況下，怎么在主、子程序間進(jìn)行參數(shù)的傳遞？（３）上述方法是否可用于子程序的嵌套？（４）上述方法是否可用于子程序的遞歸（即某個子程序自己調(diào)用自己）？（５）如果改用堆棧方法，是否可實(shí)現(xiàn)（４）所提出的問題？解：（１）返回指令通常為零地址指令。返回地址保存在堆棧中，執(zhí)行返回指令時自動從堆棧中彈出。而目前返回地址是保存在子程序的第一個單元中，故此時返回指令不能再是零地址指令了，而應(yīng)當(dāng)是一地址指令。如：間接尋址可找到返回地址，然后無條件轉(zhuǎn)移到返回的位置。（２）在這種情況下，可利用寄存器或主存單元進(jìn)行主、子程序間的參數(shù)傳遞。（３）可以用于子程序的嵌套（多重轉(zhuǎn)子）。因?yàn)槊總€返回地址都放在調(diào)用的子程序的第一個單元中。（４）不可以用于子程序的遞歸，因?yàn)楫?dāng)某個子程序自己調(diào)用自己時，子程序第一個單元的內(nèi)容將被破壞。（５）如果改用堆棧方法，可以實(shí)現(xiàn)子程序的遞歸，因堆棧具有后進(jìn)先出的功能。第四章１．證明在全加器里，進(jìn)位傳遞函數(shù)。解：并行加法器中的每一個全加器都有一個從低位送來的進(jìn)位和一個傳送給較高位的進(jìn)位。進(jìn)位表達(dá)式為欲證明，也就是要證明用卡諾圖法，圖４-１０（a）和４-１０（b）分別是兩個邏輯表達(dá)式的卡諾圖。兩個卡諾圖相同，兩個邏輯表達(dá)式就相等，則進(jìn)位傳遞函數(shù)的兩種形式相等。２．某加法器采用組內(nèi)并行、組間并行的進(jìn)位鏈，４位一組，寫出進(jìn)位信號C６的邏輯表達(dá)式。

３．設(shè)計(jì)一個９位先行進(jìn)位加法器，每３位為一組，采用兩級先行進(jìn)位線路。

４．已知X和Y，試用它們的變形補(bǔ)碼計(jì)算出X＋Y，并指出結(jié)果是否溢出。（１）X＝０．１１０１１，Y＝０．１１１１１（２）X＝０．１１０１１，Y＝－０．１０１０１（３）X＝－０．１０１１０，Y＝－０．００００１（４）X＝－０．１１０１１，Y＝０．１１１１０５．已知X和Y，試用它們的變形補(bǔ)碼計(jì)算出X－Y，并指出結(jié)果是否溢出。（１）X＝０．１１０１１，Y＝－０．１１１１１（２）X＝０．１０１１１，Y＝０．１１０１１（３）X＝０．１１０１１，Y＝－０．１００１１（４）X＝－０．１０１１０，Y＝－０．００００１

７．設(shè)下列數(shù)據(jù)長８位，包括１位符號位，采用補(bǔ)碼表示，分別寫出每個數(shù)據(jù)右移或左移２位之后的結(jié)果。（１）０．１１００１００（２）１．００１１００１（３）１．１１００１１０（４）１．００００１１１８．分別用原碼乘法和補(bǔ)碼乘法計(jì)算X×Y。（１）X＝０．１１０１１，Y＝－０．１１１１１（２）X＝－０．１１０１０，Y＝－０．０１１１０（２）X×Y＝０．０１０１１０１１００，過程略。９．根據(jù)補(bǔ)碼兩位乘法規(guī)則推導(dǎo)出補(bǔ)碼３位乘法的規(guī)則。解：先根據(jù)補(bǔ)碼１位乘法推出補(bǔ)碼２位乘法規(guī)則，再根據(jù)補(bǔ)碼２位乘法推出補(bǔ)碼３位乘法規(guī)則。１０．分別用原碼和補(bǔ)碼加減交替法計(jì)算X÷Y。（１）X＝０．１０１０１，Y＝０．１１０１１（２）X＝－０．１０１０１，Y＝０．１１０１１（３）X＝０．１０００１，Y＝－０．１０１１０（４）X＝－０．１０１１０，Y＝－０．１１０１１１１．設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)部分均用補(bǔ)碼表示，按照浮點(diǎn)數(shù)的運(yùn)算規(guī)則，計(jì)算下列各題：１２．設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)部分均用補(bǔ)碼表示，按照浮點(diǎn)數(shù)的運(yùn)算規(guī)則，計(jì)算下列各題：１３．用流程圖描述浮點(diǎn)除法運(yùn)算的算法步驟。

１４．設(shè)計(jì)一個１位５４２１碼加法器。解：設(shè)１位被加數(shù)為A４A３A２A１，加數(shù)為B４B３B２B１。5421碼的校正關(guān)系如表４-４所示。第五章１．如何區(qū)別存儲器和寄存器？兩者是一回事的說法對嗎？解：存儲器和寄存器不是一回事。存儲器在CPU的外邊，專門用來存放程序和數(shù)據(jù)，訪問存儲器的速度較慢。寄存器屬于CPU的一部分，訪問寄存器的速度很快。２．存儲器的主要功能是什么？為什么要把存儲系統(tǒng)分成若干個不同層次？主要有哪些層次？解：存儲器的主要功能是用來保存程序和數(shù)據(jù)。存儲系統(tǒng)是由幾個容量、速度和價(jià)格各不相同的存儲器用硬件、軟件、硬件與軟件相結(jié)合的方法連接起來的系統(tǒng)。把存儲系統(tǒng)分成若干個不同層次的目的是為了解決存儲容量、存取速度和價(jià)格之間的矛盾。由高速緩沖存儲器、主存儲器、輔助存儲器構(gòu)成的三級存儲系統(tǒng)可以分為兩個層次，其中高速緩存和主存間稱為Cache－主存存儲層次（Cache存儲系統(tǒng)）；主存和輔存間稱為主存—輔存存儲層次（虛擬存儲系統(tǒng)）。３．什么是半導(dǎo)體存儲器？它有什么特點(diǎn)？解：采用半導(dǎo)體器件制造的存儲器，主要有MOS型存儲器和雙極型存儲器兩大類。半導(dǎo)體存儲器具有容量大、速度快、體積小、可靠性高等特點(diǎn)。半導(dǎo)體隨機(jī)存儲器存儲的信息會因?yàn)閿嚯姸鴣G失。４．SRAM記憶單元電路的工作原理是什么？它和DRAM記憶單元電路相比有何異同點(diǎn)？解：SRAM記憶單元由６個MOS管組成，利用雙穩(wěn)態(tài)觸發(fā)器來存儲信息，可以對其進(jìn)行讀或?qū)?，只要電源不斷電，信息將可保留。DRAM記憶單元可以由４個和單個MOS管組成，利用柵極電容存儲信息，需要定時刷新。５．動態(tài)RAM為什么要刷新？一般有幾種刷新方式？各有什么優(yōu)缺點(diǎn)？解：DRAM記憶單元是通過柵極電容上存儲的電荷來暫存信息的，由于電容上的電荷會隨著時間的推移被逐漸泄放掉，因此每隔一定的時間必須向柵極電容補(bǔ)充一次電荷，這個過程就叫做刷新。常見的刷新方式有集中式、分散式和異步式３種。集中方式的特點(diǎn)是讀寫操作時不受刷新工作的影響，系統(tǒng)的存取速度比較高；但有死區(qū)，而且存儲容量越大，死區(qū)就越長。分散方式的特點(diǎn)是沒有死區(qū)；但它加長了系統(tǒng)的存取周期，降低了整機(jī)的速度，且刷新過于頻繁，沒有充分利用所允許的最大刷新間隔。異步方式雖然也有死區(qū)，但比集中方式的死區(qū)小得多，而且減少了刷新次數(shù)，是比較實(shí)用的一種刷新方式。６．一般存儲芯片都設(shè)有片選端，它有什么用途？解：片選線用來決定該芯片是否被選中。＝０，芯片被選中；＝1，芯片不選中。７．DRAM芯片和SRAM芯片通常有何不同？解：主要區(qū)別有：①DRAM記憶單元是利用柵極電容存儲信息；SRAM記憶單元利用雙穩(wěn)態(tài)觸發(fā)器來存儲信息。②DRAM集成度高，功耗小，但存取速度慢，一般用來組成大容量主存系統(tǒng)；SRAM的存取速度快，但集成度低，功耗也較大，所以一般用來組成高速緩沖存儲器和小容量主存系統(tǒng)。③SRAM芯片需要有片選端，DRAM芯片可以不設(shè)，而用行選通信號、列選通兼作片選信號。④SRAM芯片的地址線直接與容量相關(guān)，而DRAM芯片常采用了地址復(fù)用技術(shù)，以減少地址線的數(shù)量。８．有哪幾種只讀存儲器？它們各自有何特點(diǎn)？解：MROM：可靠性高，集成度高，形成批量之后價(jià)格便宜，但用戶對制造廠的依賴性過大，靈活性差。PROM：允許用戶利用專門的設(shè)備（編程器）寫入自己的程序，但一旦寫入后，其內(nèi)容將無法改變。寫入都是不可逆的，所以只能進(jìn)行一次性寫入。EPROM：不僅可以由用戶利用編程器寫入信息，而且可以對其內(nèi)容進(jìn)行多次改寫。EPROM又可分為兩種：紫外線擦除（UVEPROM）和電擦除（EEPROM）。閃速存儲器：既可在不加電的情況下長期保存信息，又能在線進(jìn)行快速擦除與重寫，兼?zhèn)淞薊EPROM和RAM的優(yōu)點(diǎn)。９．說明存取周期和存取時間的區(qū)別。解：存取周期是指主存進(jìn)行一次完整的讀寫操作所需的全部時間，即連續(xù)兩次訪問存儲器操作之間所需要的最短時間。存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。存取周期一定大于存取時間。１０．一個１K×８的存儲芯片需要多少根地址線、數(shù)據(jù)輸入線和輸出線？解：需要１０根地址線，８根數(shù)據(jù)輸入和輸出線。１１．某機(jī)字長為３２位，其存儲容量是６４KB，按字編址的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。解：某機(jī)字長為３２位，其存儲容量是６４KB，按字編址的尋址范圍是１６KW。若主存以字節(jié)編址，每一個存儲字包含４個單獨(dú)編址的存儲字節(jié)。假設(shè)采用大端方案，即字地址等于最高有效字節(jié)地址，且字地址總是等于４的整數(shù)倍，正好用地址碼的最末兩位來區(qū)分同一個字中的４個字節(jié)。主存字地址和字節(jié)地址的分配情況如圖５-１９所示。

１２．一個容量為１６K×３２位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲芯片時，各需要多少片？１K×４位，２K×８位，４K×４位，1６K×１位，４K×８位，８K×８位。解：地址線１４根，數(shù)據(jù)線３２根，共４６根。若選用不同規(guī)格的存儲芯片，則需要：１K×４位芯片１２８片，２K×８位芯片３２片，４K×４位芯片３２片，１６K×１位芯片３２片，４K×８位芯片16片，８K×８位芯片８片。１３．現(xiàn)有１０２４×１的存儲芯片，若用它組成容量為１６K×８的存儲器。試求：（１）實(shí)現(xiàn)該存儲器所需的芯片數(shù)量？（２）若將這些芯片分裝在若干塊板上，每塊板的容量為４K×８，該存儲器所需的地址線總位數(shù)是多少？其中幾位用于選板？幾位用于選片？幾位用作片內(nèi)地址？解：（１）需１０２４×１的芯片１２８片。（２）該存儲器所需的地址線總位數(shù)是１４位，其中２位用于選板，２位用于選片，10位用作片內(nèi)地址。１４．已知某機(jī)字長８位，現(xiàn)采用半導(dǎo)體存儲器作主存，其地址線為１６位，若使用１K×４的SRAM芯片組成該機(jī)所允許的最大主存空間，并采用存儲模板結(jié)構(gòu)形式。（１）若每塊模板容量為４K×８，共需多少塊存儲模板？（２）畫出一個模板內(nèi)各芯片的連接邏輯圖。解：（１）根據(jù)題干可知存儲器容量為２１６＝６４KB，故共需１６塊存儲模板。（２）一個模板內(nèi)各芯片的連接邏輯圖如圖５-２０所示。

１５．某半導(dǎo)體存儲器容量１６K×８，可選SRAM芯片的容量為４K×４；地址總線A１５～A０（低），雙向數(shù)據(jù)總線D７～D０（低），由R／W線控制讀／寫。請?jiān)O(shè)計(jì)并畫出該存儲器的邏輯圖，并注明地址分配、片選邏輯及片選信號的極性。解：存儲器的邏輯圖與圖５唱２０很相似，區(qū)別僅在于地址線的連接上，故省略。地址分配如下：

１６．現(xiàn)有如下存儲芯片：２K×１的ROM、４K×１的RAM、８K×１的ROM。若用它們組成容量為１６KB的存儲器，前４KB為ROM，后１２KB為RAM，CPU的地址總線１６位。（１）各種存儲芯片分別用多少片？（２）正確選用譯碼器及門電路，并畫出相應(yīng)的邏輯結(jié)構(gòu)圖。（３）指出有無地址重疊現(xiàn)象。解：（１）需要用２K×１的ROM芯片１６片，４K×１的RAM芯片２４片。不能使用８K×１的ROM芯片，因?yàn)樗笥赗OM應(yīng)有的空間。（２）各存儲芯片的地址分配如下：

１７．用容量為１６K×１的DRAM芯片構(gòu)成６４KB的存儲器。（１）畫出該存儲器的結(jié)構(gòu)框圖。

（２）設(shè)存儲器的讀／寫周期均為０．５μs，CPU在１μs內(nèi)至少要訪存一次，試問采用哪種刷新方式比較合理？相鄰兩行之間的刷新間隔是多少？對全部存儲單元刷新一遍所需的實(shí)際刷新時間是多少？解：（１）存儲器的結(jié)構(gòu)框圖如圖５-２２所示。（２）因?yàn)橐驝PU在１μs內(nèi)至少要訪存一次，所以不能使用集中刷新方式，分散和異步刷新方式都可以使用，但異步刷新方式比較合理。相鄰兩行之間的刷新間隔＝最大刷新間隔時間÷行數(shù)＝２ms÷１２８＝１５．６２５μs。?。保担郸蘳，即進(jìn)行讀或?qū)懖僮鳎常贝沃笏⑿乱恍?。對全部存儲單元刷新一遍所需的?shí)際刷新時間＝０．５μs×１２８＝６４μs１８．有一個８位機(jī)，采用單總線結(jié)構(gòu)，地址總線１６位（A１５～A０），數(shù)據(jù)總線８位（D７～D０），控制總線中與主存有關(guān)的信號有MREQ（低電平有效允許訪存）和R／W（高電平為讀命令，低電平為寫命令）。主存地址分配如下：從０～８１９１為系統(tǒng)程序區(qū)，由ROM芯片組成；從８１９２～３２７６７為用戶程序區(qū)；最后（最大地址）２K地址空間為系統(tǒng)程序工作區(qū)。（上述地址均用十進(jìn)制表示，按字節(jié)編址。）現(xiàn)有如下存儲芯片：８K×８的ROM，１６K×１、２K×８、４K×８、８K×８的SRAM。請從上述規(guī)格中選用芯片設(shè)計(jì)該機(jī)主存儲器，畫出主存的連接框圖，并請注意畫出片選邏輯及與CPU的連接。解：根據(jù)CPU的地址線、數(shù)據(jù)線，可確定整個主存空間為６４K×８。系統(tǒng)程序區(qū)由ROM芯片組成；用戶程序區(qū)和系統(tǒng)程序工作區(qū)均由RAM芯片組成。共需：８K×８的ROM芯片１片，８K×８的SRAM芯片３片，２K×８的SRAM芯片１片。主存地址分配如圖５-２３所示，主存的連接框圖如圖５-２４所示。１９．某半導(dǎo)體存儲器容量１５KB，其中固化區(qū)８KB，可選EPROM芯片為４K×８；可隨機(jī)讀／寫區(qū)７KB，可選SRAM芯片有：４K×４、２K×４、１K×４。地址總線A１５～A０（A０為最低位），雙向數(shù)據(jù)總線D７～D０（D０為最低位），R／W控制讀／寫，MREQ為低電平時允許存儲器工作信號。請?jiān)O(shè)計(jì)并畫出該存儲器邏輯圖，注明地址分配、片選邏輯、片選信號極性等。２０．某機(jī)地址總線１６位A１５～A０（A０為最低位），訪存空間６４KB。外圍設(shè)備與主存統(tǒng)一編址，I／O空間占用FC００～FFFFH?，F(xiàn)用２１６４芯片（６４K×１）構(gòu)成主存儲器，請?jiān)O(shè)計(jì)并畫出該存儲器邏輯圖，并畫出芯片地址線、數(shù)據(jù)線與總線的連接邏輯以及行選信號與列選信號的邏輯式，使訪問I／O時不訪問主存。動態(tài)刷新邏輯可以暫不考慮。解：存儲器邏輯圖如圖５-２６所示，為簡單起見，在圖中沒有考慮行選信號和列選信號，行選信號和列選信號的邏輯式可參考下題。

在６４KB空間的最后１KB為I／O空間，在此區(qū)間CS無效，不訪問主存。２１．已知有１６K×１的DRAM芯片，其引腳功能如下：地址輸入A６～A０，行地址選擇RAS，列地址選擇CAS，數(shù)據(jù)輸入端DIN，數(shù)據(jù)輸出端DOUT，控制端WE。請用給定芯片構(gòu)成２５６KB的存儲器，采用奇偶校驗(yàn)，試問：需要芯片的總數(shù)是多少？并請：（１）正確畫出存儲器的連接框圖。（２）寫出各芯片RAS和CAS形成條件。（３）若芯片內(nèi)部采用１２８×１２８矩陣排列，求異步刷新時該存儲器的刷新間隔。解：（１）需要的芯片數(shù)＝１２８片，存儲器的連接框圖如圖５-２７所示。（３）若芯片內(nèi)部采用１２８×１２８矩陣排列，設(shè)芯片的最大刷新間隔時間為２ms，則相鄰兩行之間的刷新間隔為：刷新間隔＝最大刷新間隔時間÷行數(shù)＝２ms÷１２８＝１５．６２５μs可取刷新間隔１５．５μs。２２．并行存儲器有哪幾種編址方式？簡述低位交叉編址存儲器的工作原理。解：并行存儲器有單體多字、多體單字和多體多字等幾種系統(tǒng)。多體交叉訪問存儲器可分為高位交叉編址存儲器和低位交叉編址存儲器。低位交叉編址又稱為橫向編址，連續(xù)的地址分布在相鄰的存儲體中，而同一存儲體內(nèi)的地址都是不連續(xù)的。存儲器地址寄存器的低位部分經(jīng)過譯碼選擇不同的存儲體，而高位部分則指向存儲體內(nèi)的存儲字。如果采用分時啟動的方法，可以在不改變每個存儲體存取周期的前提下，提高整個主存的速度。２２．并行存儲器有哪幾種編址方式？簡述低位交叉編址存儲器的工作原理。解：并行存儲器有單體多字、多體單字和多體多字等幾種系統(tǒng)。多體交叉訪問存儲器可分為高位交叉編址存儲器和低位交叉編址存儲器。低位交叉編址又稱為橫向編址，連續(xù)的地址分布在相鄰的存儲體中，而同一存儲體內(nèi)的地址都是不連續(xù)的。存儲器地址寄存器的低位部分經(jīng)過譯碼選擇不同的存儲體，而高位部分則指向存儲體內(nèi)的存儲字。如果采用分時啟動的方法，可以在不改變每個存儲體存取周期的前提下，提高整個主存的速度。２３．什么是高速緩沖存儲器？它與主存是什么關(guān)系？其基本工作過程如何？解：高速緩沖存儲器位于主存和CPU之間，用來存放當(dāng)前正在執(zhí)行的程序段和數(shù)據(jù)中的活躍部分，使CPU的訪存操作大多數(shù)針對Cache進(jìn)行，從而使程序的執(zhí)行速度大大提高。高速緩沖存儲器的存取速度接近于CPU的速度，但是容量較小，它保存的信息只是主存中最急需處理的若干塊的副本。當(dāng)CPU發(fā)出讀請求時，如果Cache命中，就直接對Cache進(jìn)行讀操作，與主存無關(guān)；如果Cache不命中，則仍需訪問主存，并把該塊信息一次從主存調(diào)入Cache內(nèi)。若此時Cache已滿，則須根據(jù)某種替換算法，用這個塊替換掉Cache中原來的某塊信息。２４．Cache做在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？解：Cache做在CPU芯片內(nèi)可以提高CPU訪問Cache的速度。將指令Cache和數(shù)據(jù)Cache分開的好處是分體緩存支持并行訪問，即在取指部件取指令的同時，取數(shù)部件要取數(shù)據(jù)。并且，指令在程序執(zhí)行中一般不需要修改，故指令Cache中的內(nèi)容不需寫回到主存中去。２５．設(shè)某機(jī)主存容量為４MB，Cache容量為１６KB，每塊包含８個字，每字３２位，設(shè)計(jì)一個四路組相聯(lián)映像（即Cache每組內(nèi)共有四個塊）的Cache組織，要求：（１）畫出主存地址字段中各段的位數(shù)。（２）設(shè)Cache的初態(tài)為空，CPU依次從主存第０、１、２、?、９９號單元讀出１００個字（主存一次讀出一個字），并重復(fù)按此次序讀８次，問命中率是多少？（３）若Cache的速度是主存的６倍，試問有Cache和無Cache相比，速度提高多少倍？解：（１）主存容量為４MB，按字節(jié)編址，所以主存地址為２２位，地址格式如圖５-２９所示。

（２）由于每個字塊有８個字，所以主存第０、１、２、?、９９號字單元分別在字塊０～１２中，采用四路組相聯(lián)映像將分別映像到第０組～１２組中，但Cache起始為空，所以第一次讀時每一塊中的第一個單元沒命中，但后面７次每個單元均可以命中。（３）設(shè)Cache的存取周期為T，則主存的存取周期為６T。無Cache的訪存時間為６T所以速度提高倍數(shù)＝６÷１．０９６＝５．４７倍。２６．什么叫虛擬存儲器？采用虛擬存儲技術(shù)能解決什么問題？解：虛擬存儲器由主存儲器和聯(lián)機(jī)工作的輔助存儲器（通常為磁盤存儲器）共同組成，這兩個存儲器在硬件和系統(tǒng)軟件的共同管理下工作，對于應(yīng)用程序員，可以把它們看作是一個單一的存儲器。采用虛擬存儲技術(shù)可以解決主存容量不足的問題。虛擬存儲器將主存和輔存的地址空間統(tǒng)一編址，形成一個龐大的存儲空間。在這個大空間里，用戶可以自由編程，完全不必考慮程序在主存是否裝得下以及這些程序?qū)碓谥鞔嬷械膶?shí)際存放位置。２７．已知采用頁式虛擬存儲器，某程序中一條指令的虛地址是：０００００１１１１１１１１０００００。該程序的頁表起始地址是００１１，頁面大小１K，頁表中有關(guān)單元最末四位（實(shí)頁號）見下表：

請指出指令地址（虛地址）變換后的主存實(shí)地址。解：頁面大?。盞，頁內(nèi)地址１０位，根據(jù)頁表，可以得出主存實(shí)地址為１１００１１１１１０００００。第六章１．控制器有哪幾種控制方式？各有何特點(diǎn)？解：控制器的控制方式可以分為３種：同步控制方式、異步控制方式和聯(lián)合控制方式。同步控制方式的各項(xiàng)操作都由統(tǒng)一的時序信號控制，在每個機(jī)器周期中產(chǎn)生統(tǒng)一數(shù)目的節(jié)拍電位和工作脈沖。這種控制方式設(shè)計(jì)簡單，容易實(shí)現(xiàn)；但是對于許多簡單指令來說會有較多的空閑時間，造成較大數(shù)量的時間浪費(fèi)，從而影響了指令的執(zhí)行速度。異步控制方式的各項(xiàng)操作不采用統(tǒng)一的時序信號控制，而根據(jù)指令或部件的具體情況決定，需要多少時間，就占用多少時間。異步控制方式?jīng)]有時間上的浪費(fèi)，因而提高了機(jī)器的效率，但是控制比較復(fù)雜。聯(lián)合控制方式是同步控制和異步控制相結(jié)合的方式。２．什么是三級時序系統(tǒng)？解：三級時序系統(tǒng)是指機(jī)器周期、節(jié)拍和工作脈沖。計(jì)算機(jī)中每個指令周期劃分為若干個機(jī)器周期，每個機(jī)器周期劃分為若干個節(jié)拍，每個節(jié)拍中設(shè)置一個或幾個工作脈沖。３．控制器有哪些基本功能？它可分為哪幾類？分類的依據(jù)是什么？解：控制器的基本功能有：（１）從主存中取出一條指令，并指出下一條指令在主存中的位置。（２）對指令進(jìn)行譯碼或測試，產(chǎn)生相應(yīng)的操作控制信號，以便啟動規(guī)定的動作。（３）指揮并控制CPU、主存和輸入輸出設(shè)備之間的數(shù)據(jù)流動?？刂破骺煞譃榻M合邏輯型、存儲邏輯型、組合邏輯與存儲邏輯結(jié)合型３類，分類的依據(jù)在于控制器的核心———微操作信號發(fā)生器（控制單元CU）的實(shí)現(xiàn)方法不同。４．中央處理器有哪些功能？它由哪些基本部件所組成？解：從程序運(yùn)行的角度來看，CPU的基本功能就是對指令流和數(shù)據(jù)流在時間與空間上實(shí)施正確的控制。對于馮·諾依曼結(jié)構(gòu)的計(jì)算機(jī)而言，數(shù)據(jù)流是根據(jù)指令流的操作而形成的，也就是說數(shù)據(jù)流是由指令流來驅(qū)動的。中央處理器由運(yùn)算器和控制器組成。５．中央處理器中有哪幾個主要寄存器？試說明它們的結(jié)構(gòu)和功能。解：CPU中的寄存器是用來暫時保存運(yùn)算和控制過程中的中間結(jié)果、最終結(jié)果及控制、狀態(tài)信息的，它可分為通用寄存器和專用寄存器兩大類。通用寄存器可用來存放原始數(shù)據(jù)和運(yùn)算結(jié)果，有的還可以作為變址寄存器、計(jì)數(shù)器、地址指針等。專用寄存器是專門用來完成某一種特殊功能的寄存器，如程序計(jì)數(shù)器PC、指令寄存器IR、存儲器地址寄存器MAR、存儲器數(shù)據(jù)寄存器MDR、狀態(tài)標(biāo)志寄存器PSWR等。６．某機(jī)CPU芯片的主振頻率為８MHz，其時鐘周期是多少μs？若已知每個機(jī)器周期平均包含４個時鐘周期，該機(jī)的平均指令執(zhí)行速度為０．８MIPS，試問：（１）平均指令周期是多少μs？（２）平均每個指令周期含有多少個機(jī)器周期？（３