第三章-系統(tǒng)總線

第３章系統(tǒng)總線3.1總線的基本概念3.2總線的分類3.3總線特性及性能指標(biāo)3.4總線結(jié)構(gòu)3.5總線控制11.有關(guān)總線的基本概念、總線的分類本章學(xué)習(xí)目標(biāo)2.如何克服總線的瓶頸3.如何對(duì)總線進(jìn)行管理，包括判優(yōu)控制和通信控制。3.523.1總線的基本概念一、為什么要用總線二、什么是總線三、總線上信息的傳送總線是連接各個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)。串行并行3四、總線結(jié)構(gòu)的計(jì)算機(jī)舉例1.面向CPU的雙總線結(jié)構(gòu)框圖

中央處理器

CPUI/O總線M總線3.1主存

I/O接口

I/O設(shè)備1

I/O設(shè)備2……I/O接口I/O接口

I/O設(shè)備n適配器（接口）：實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步，并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制。4單總線（系統(tǒng)總線）2.單總線結(jié)構(gòu)框圖CPU

主存I/O接口

I/O設(shè)備1

I/O設(shè)備2I/O接口…

I/O設(shè)備nI/O接口…3.153.以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線

主存CPUI/O接口

I/O設(shè)備1…

I/O設(shè)備nI/O接口…存儲(chǔ)總線3.163.2總線的分類1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部的總線數(shù)據(jù)總線地址總線控制總線雙向與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān)單向與存儲(chǔ)單元個(gè)數(shù)有關(guān)有出有入，控制信號(hào)如：時(shí)鐘、復(fù)位、總線請(qǐng)求（允許）、中斷請(qǐng)求（響應(yīng)）、存儲(chǔ)器寫（讀）、I/O讀（寫）等。計(jì)算機(jī)各部件之間的信息傳輸線73.通信總線串行通信總線:適于遠(yuǎn)距離傳輸并行通信總線：適于近距離傳輸傳輸方式3.2用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信等）之間的通信83.3總線特性及性能指標(biāo)CPU插板主存插板I/O插板一、總線物理實(shí)現(xiàn)BUS主板91.機(jī)械特性2.電氣特性3.功能特性4.時(shí)間特性二、總線特性尺寸、形狀、管腳數(shù)

及

排列順序傳輸方向和有效的電平范圍每根傳輸線的功能信號(hào)的時(shí)序關(guān)系：用信號(hào)時(shí)序圖描述3.3地址數(shù)據(jù)控制10三、總線的性能指標(biāo)1.總線寬度2.總線帶寬3.時(shí)鐘同步/異步4.總線復(fù)用5.信號(hào)線數(shù)6.總線控制方式7.其他指標(biāo)數(shù)據(jù)線的根數(shù)，用bit（位）表示每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps），也稱為數(shù)據(jù)傳輸率同步、不同步地址線與數(shù)據(jù)線復(fù)用地址線、數(shù)據(jù)線和控制線的總和負(fù)載能力、電源電壓等并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)3.311四、總線標(biāo)準(zhǔn)3.3相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實(shí)現(xiàn)方法上幾乎沒(méi)有相同的,但各廠家生產(chǎn)的相同功能部件卻可以互換使用，其原因何在呢?為了使不同廠家生產(chǎn)的相同功能部件可以互換使用，就需要進(jìn)行系統(tǒng)總線的標(biāo)準(zhǔn)化工作。目前，已經(jīng)出現(xiàn)了很多總線標(biāo)準(zhǔn)，如PCI、ISA等。

采用標(biāo)準(zhǔn)總線的優(yōu)點(diǎn)簡(jiǎn)化系統(tǒng)設(shè)計(jì)簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，提高系統(tǒng)可靠性便于系統(tǒng)的擴(kuò)充和更新12ISAEISAVESA(VL-BUS)PCIAGPRS-232USB模塊系統(tǒng)總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)系統(tǒng)模塊3.3標(biāo)準(zhǔn)界面13總線標(biāo)準(zhǔn)數(shù)據(jù)線總線時(shí)鐘帶寬ISA168MHz（獨(dú)立）16MBpsEISA328MHz（獨(dú)立）33MBpsVESA(VL-BUS)3232MHz（CPU）133MBpsPCI326433MHz（獨(dú)立）64MHz（獨(dú)立）132MBps528MBpsAGP3266.7MHz（獨(dú)立）133MHz（獨(dú)立）266MBps533MBpsRS-232串行通信總線標(biāo)準(zhǔn)數(shù)據(jù)終端設(shè)備（計(jì)算機(jī)）和數(shù)據(jù)通信設(shè)備（調(diào)制解調(diào)器）之間的標(biāo)準(zhǔn)接口USB串行接口總線標(biāo)準(zhǔn)普通無(wú)屏蔽雙絞線帶屏蔽雙絞線最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps

(USB2.0)3.3四、總線標(biāo)準(zhǔn)14PCI總線是當(dāng)前實(shí)用的總線，是一個(gè)高帶寬且與處理器無(wú)關(guān)的標(biāo)準(zhǔn)總線，又是重要的層次總線。它采用同步定時(shí)協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力。PCI適合于低成本的小系統(tǒng)，因此在微型機(jī)系統(tǒng)中得到了廣泛的應(yīng)用。InfiniBand標(biāo)準(zhǔn)，瞄準(zhǔn)了高端服務(wù)器市場(chǎng)的最新I/O規(guī)范，它是一種基于開(kāi)關(guān)的體系結(jié)構(gòu)，可連接多達(dá)64000個(gè)服務(wù)器、存儲(chǔ)系統(tǒng)、網(wǎng)絡(luò)設(shè)備，能替代當(dāng)前服務(wù)器中的PCI總線，數(shù)據(jù)傳輸率高達(dá)30GB/s。因此適合于高成本的較大規(guī)模計(jì)算機(jī)系統(tǒng)。15例題-總線帶寬的計(jì)算總線帶寬：總線本身所能達(dá)到的最高傳輸速率。一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù)如S100為8位，ISA為16位，EISA為32位，PCI-2可達(dá)64位。總線寬度不會(huì)超過(guò)微處理器外部數(shù)據(jù)總線的寬度。16【例1】（1）某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，總線帶寬是多少?（2）如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，總線帶寬是多少?解：（1）設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得

Dr=D/T=D×（1/T）=D×f=4B×33×106/s=132MB/s

（2）64位=8B Dr=D×f=8B×66×106/s=528MB/s173.4總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）CPU

主存I/O接口

I/O設(shè)備1

I/O設(shè)備2I/O接口…

I/O設(shè)備nI/O接口…181.雙總線結(jié)構(gòu)：適用于大中型計(jì)算機(jī)系統(tǒng)具有特殊功能的處理器，由通道對(duì)I/O統(tǒng)一管理通道I/O接口設(shè)備n

……I/O接口設(shè)備0

CPU主存主存總線I/O總線二、多總線結(jié)構(gòu)3.4192.三總線結(jié)構(gòu)主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……3.4任一時(shí)刻只能使用一種總線只有在CPU執(zhí)行I/O指令時(shí)用到與DMA總線不能同時(shí)對(duì)主存進(jìn)行存取203.三總線結(jié)構(gòu)的又一形式3.4局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴(kuò)展總線接口擴(kuò)展總線Modem串行接口SCSI局部I/O控制器主存214.四總線結(jié)構(gòu)多媒體Modem主存擴(kuò)展總線接口局域網(wǎng)SCSICPU串行接口FAX系統(tǒng)總線局部總線高速總線擴(kuò)展總線圖形Cache/橋3.4221.傳統(tǒng)微型機(jī)總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例3.4存儲(chǔ)器SCSIⅡ控制器主存控制器ISA、EISA8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz的32位數(shù)據(jù)通路系統(tǒng)總線多媒體高速局域網(wǎng)高性能圖形CPU……Modem232.VL-BUS局部總線結(jié)構(gòu)3.433MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISA、EISA多媒體高速局域網(wǎng)高性能圖形圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲(chǔ)器局部總線控制器

SCSIⅡ控制器VLBUS……Modem243.PCI總線結(jié)構(gòu)3.4CPU多媒體PCI橋高速局域網(wǎng)高性能圖形圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISA、EISA標(biāo)準(zhǔn)總線控制器SCSIⅡ

控制器存儲(chǔ)器Modem254.多層PCI總線結(jié)構(gòu)PCI總線2存儲(chǔ)器橋0橋4PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級(jí)橋第二級(jí)橋第三級(jí)橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲(chǔ)器總線

標(biāo)準(zhǔn)總線CPU3.426補(bǔ)充：早期總線的內(nèi)部結(jié)構(gòu)早期總線的內(nèi)部結(jié)構(gòu)如圖所示，它實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道。這種簡(jiǎn)單的總線一般也由50～100條線組成，這些線按其功能可分為三類：地址線、數(shù)據(jù)線和控制線。27早期總線結(jié)構(gòu)的不足之處在于：CPU是總線上惟一的主控者。即使后來(lái)增加了具有簡(jiǎn)單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿足多CPU環(huán)境的要求?？偩€信號(hào)是CPU引腳信號(hào)的延伸，故總線結(jié)構(gòu)緊密與CPU相關(guān)，通用性較差。28當(dāng)代流行總線的內(nèi)部結(jié)構(gòu)29由地址線、數(shù)據(jù)線、控制線組成。其結(jié)構(gòu)與簡(jiǎn)單總線相似，但一般是32條地址線，32或64條數(shù)據(jù)線。為了減少布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線常常和地址線采用多路復(fù)用方式。仲裁總線：包括總線請(qǐng)求線和總線授權(quán)線。中斷和同步總線：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線。公用線：包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等。30總線結(jié)構(gòu)實(shí)例-Pentium個(gè)人機(jī)主板結(jié)構(gòu)大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)。右圖它是一個(gè)三層次的多總線結(jié)構(gòu)即有CPU總線、PCI總線和ISA總線。31總線結(jié)構(gòu)實(shí)例

Pentium機(jī)的總線結(jié)構(gòu)分為三層：CPU總線、PCI總線和ISA總線。

CPUPCIISA北橋南橋323.5總線控制一、總線判優(yōu)控制總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對(duì)總線有控制權(quán)從設(shè)備(模塊)響應(yīng)從主設(shè)備發(fā)來(lái)的總線命令1.基本概念鏈?zhǔn)讲樵冇?jì)數(shù)器定時(shí)查詢獨(dú)立請(qǐng)求方式332.鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

－總線忙BR－總線請(qǐng)求BG－總線同意3.5I/O接口134鏈?zhǔn)讲樵兎绞剑弘x中央仲裁器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線控制器越遠(yuǎn)，優(yōu)先權(quán)越低。優(yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。缺點(diǎn)：是對(duì)詢問(wèn)鏈的電路故障很敏感，優(yōu)先級(jí)固定。350BS

－總線忙BR－總線請(qǐng)求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址3.計(jì)數(shù)器定時(shí)查詢方式I/O接口13.5計(jì)數(shù)器設(shè)備地址136每次計(jì)數(shù)可以從“0”開(kāi)始，也可以從中止點(diǎn)開(kāi)發(fā)始。如果從“0”開(kāi)始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，?yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開(kāi)始，則每個(gè)設(shè)備使用總線的優(yōu)級(jí)相等。計(jì)數(shù)器的初值也可用程序來(lái)設(shè)置，這可以方便地改變優(yōu)先次序，但這種靈活性是以增加線數(shù)為代價(jià)的?？煞奖愕母淖儍?yōu)先級(jí)。37排隊(duì)器排隊(duì)器4.獨(dú)立請(qǐng)求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－總線同意BR－總線請(qǐng)求3.538獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。其次，對(duì)優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先固定，例如BR0優(yōu)先級(jí)最高，BR1次之…BRn最低；也可以通過(guò)程序來(lái)改變優(yōu)先次序；還可以用屏蔽（禁止）某個(gè)請(qǐng)求的辦法，不響應(yīng)來(lái)自無(wú)效設(shè)備的請(qǐng)求。當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨(dú)立請(qǐng)求方式。39比較鏈?zhǔn)讲樵儯嚎刂凭€數(shù)量少（2根線），控制簡(jiǎn)單，容易擴(kuò)充設(shè)備；但對(duì)電路故障很敏感，且優(yōu)先級(jí)別低的設(shè)備很難獲得請(qǐng)求。計(jì)數(shù)器定時(shí)查詢：控制線數(shù)量較多（log2n根），優(yōu)先控制比較靈活，對(duì)電路故障敏感度差，但電路復(fù)雜。獨(dú)立請(qǐng)求方式：響應(yīng)速度快，優(yōu)先次序控制靈活，但控制線數(shù)量多（2n根），控制復(fù)雜。n為允許接納的最大設(shè)備數(shù)40二、總線通信控制1.目的2.總線周期：完成一次總線操作的過(guò)程主模塊申請(qǐng)，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤消有關(guān)信息，讓出總線使用權(quán)申請(qǐng)分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方協(xié)調(diào)配合問(wèn)題,讓各設(shè)備以獲得總線使用權(quán)的先后順序分時(shí)占用總線。3.541由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式

，沒(méi)有公共時(shí)鐘標(biāo)準(zhǔn)同步、異步結(jié)合3.542

讀命令(1)同步式數(shù)據(jù)輸入（鍵盤—>CPU）T1總線傳輸周期T2T3T4

時(shí)鐘

地址數(shù)據(jù)3.543數(shù)據(jù)(2)同步式數(shù)據(jù)輸出（CPU—>打印機(jī)）T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫命令3.544同步通信優(yōu)點(diǎn)：規(guī)定明確統(tǒng)一，模塊配合簡(jiǎn)單一致。缺點(diǎn)：主從模塊時(shí)間配合屬于強(qiáng)制性同步，所有從模塊使用同一限時(shí)，公共時(shí)鐘須按照最慢速度的部件來(lái)設(shè)計(jì)。缺乏靈活性。同步通信適用于：總線長(zhǎng)度較短、各部件存取時(shí)間比較一致的場(chǎng)合。45例3.1

假設(shè)總線的時(shí)鐘頻率為100MHz，總線的傳輸周期為4個(gè)時(shí)鐘周期，總線的寬度為32位，試求總線的數(shù)據(jù)傳輸率。若想提高一倍的數(shù)據(jù)傳輸率，可采取什么措施？3.5解：一個(gè)時(shí)鐘周期為1/100MHz=0.01us

總線傳輸周期為0.04us

總線傳輸率=總線寬度B/總線傳輸周期

=32÷8/0.04us=100MBps措施：數(shù)據(jù)線寬度改為64位或時(shí)鐘頻率增加1倍46不互鎖半互鎖全互鎖(3)異步通信異步通信有三種應(yīng)答方式：3.5主設(shè)備從設(shè)備請(qǐng)求回答47異步串行通信1.傳送字符格式：1個(gè)起始位（低電平）、5~8個(gè)數(shù)據(jù)位、1個(gè)奇偶校驗(yàn)位、終止位（高電平1個(gè)或1.5或2個(gè)）3.52.起始位至終止位為1幀，兩幀間隔為任意長(zhǎng)度。3.波特率：?jiǎn)挝粫r(shí)間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位數(shù)，單位用bps表示。例子見(jiàn)課本63頁(yè)4.比特率：?jiǎn)挝粫r(shí)間內(nèi)傳送二進(jìn)制有效數(shù)據(jù)的位數(shù)，單位用bps表示。48(4)半同步通信同步發(fā)送方用系統(tǒng)時(shí)鐘前沿發(fā)信號(hào)

接收方用系統(tǒng)時(shí)鐘后沿判斷、識(shí)別3.5（同步、異步結(jié)合）異步允許不同速度的模塊和諧工作

增加一條“等待”響應(yīng)信號(hào)

WAIT49以輸入數(shù)據(jù)為例的半同步通信時(shí)序T1主模塊發(fā)地址T2主模塊發(fā)命令…T3從模塊提供數(shù)據(jù)T4從模塊撤銷數(shù)據(jù)，主模塊撤銷命令Tw

當(dāng)為低電平時(shí)，等待一個(gè)TWAITTw

當(dāng)為低電平時(shí)，等待一個(gè)TWAIT3.550

讀

命令WAIT

地址

數(shù)據(jù)3.5

時(shí)鐘總線傳輸周期T1T2TWTWT3T4半同步通信數(shù)據(jù)輸入過(guò)程51半同步通信優(yōu)點(diǎn)：可靠性高，同步結(jié)構(gòu)方便。缺點(diǎn)：對(duì)系統(tǒng)時(shí)鐘頻率不能要求太高，整體工作速度較低。半同步通信適用于：工作速度不高但又包含了由許多工作速度差異較大的各類設(shè)備組成的簡(jiǎn)單系統(tǒng)。52上述三種通信的共同點(diǎn)一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）主模塊發(fā)地址、命令從模塊準(zhǔn)備數(shù)據(jù)從模塊向主模塊發(fā)數(shù)據(jù)總線空閑3.5占用總線不占用總線占用總線53(5)分離式通信充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力主模塊申請(qǐng)占用總線，使用完后即放棄總線的使用權(quán)從模塊申請(qǐng)占用總線，將各種信息送至總線上一個(gè)總線傳輸周期子周期1子周期23.5主模塊541.各模塊有權(quán)申請(qǐng)占用總線分離式通信特點(diǎn)充分提高了總線的有效占用2.采用同步方式通信，不等對(duì)方回答3.各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線4.總線被占用時(shí)，無(wú)空閑3.555本章重點(diǎn)掌握總線的基本概念、總線的分類掌握總線的性