第2章-微處理器與總線

1第2章微型計算機基礎2第2章節(jié)目錄2.1微處理器概述2.28088/8086微處理器章38088/8086CPU的外部引線及其功能；8088/8086CPU的內(nèi)部邏輯結構（EU/BIU）；8088/8086系統(tǒng)中存儲器的組織與尋址；堆棧的概念；8088/8086的工作時序（讀/寫），總線周期；作業(yè)(P92)：第2，3，4，5，8，9，10題。小結章42.1微處理器概述微處理器功能算術運算和邏輯運算；對指令譯碼、寄存并執(zhí)行指令規(guī)定的操作；與存儲器、I/O接口數(shù)據(jù)通信；少量數(shù)據(jù)暫存；提供定時和控制信號；響應I/O設備發(fā)出的中斷。52.1微處理器概述運算器組成：算術邏輯單元（ALU）；通用或專用寄存器組；內(nèi)部總線。62.1微處理器概述控制器功能：指令控制；時序控制；操作控制?？刂破鹘M成：程序計數(shù)器；指令寄存器；指令譯碼器；時序控制部件；微操作控制部件。節(jié)72.28088微處理器2.2.18088CPU概述2.2.28088CPU外部引線及功能2.2.38088CPU的內(nèi)部結構和特點2.2.48088的存儲器尋址2.2.58088的工作時序節(jié)8CPU地址總線（AB）RAMI/O接口I/O設備ROM數(shù)據(jù)總線（DB）控制總線（CB）9一、概述8088、8086基本類似16位CPU、AB寬度20位差別：指令預取隊列：8088為4字節(jié)，8086為6字節(jié)數(shù)據(jù)總線引腳：8088有8根，8086有16根8088為準16位CPU，內(nèi)部DB為16位，但外部僅為8位，16位數(shù)據(jù)要分兩次傳送。指令系統(tǒng)完全相同，芯片內(nèi)部邏輯結構、芯片引腳有個別差異。108086/8088微處理器結構AHALBHBLCHCLDHDLSPBPDISI通用寄存器AXBXCXDXALU數(shù)據(jù)總線（16位）運算寄存器ALU標志寄存器EU控制電路執(zhí)行部件EUCSDSSSESIP內(nèi)部暫存器123456數(shù)據(jù)總線

輸入/輸出控制電路地址總線20位指令隊列緩沖器80888086Q總線（8位）指令指針段寄存器外部總線總線接口部件BIU地址加法器11指令預取隊列(IPQ)指令的一般執(zhí)行過程：取指令

指令譯碼

讀取操作數(shù)

執(zhí)行指令

存放結果12串行工作方式：8088之前的CPU采用串行工作方式：取指令1執(zhí)行1取操作數(shù)2執(zhí)行2CPUBUS忙碌忙碌忙碌忙碌存結果1取指令21）CPU執(zhí)行指令時總線處于空閑狀態(tài)2）CPU存取數(shù)據(jù)或指令時要等待總線缺點：CPU無法全速運行解決：總線空閑時預取指令，使CPU減少等待。13并行工作方式：8088CPU采用并行工作方式取指令2取操作數(shù)BIU存結果取指令3取操作數(shù)取指令4執(zhí)行1執(zhí)行2執(zhí)行3

EUBUS忙碌忙碌忙碌忙碌忙碌忙碌148088的流水線操作8088CPU包括兩大部分：EU和BIUBIU不斷地從存儲器取指令送入IPQ，EU不斷地從IPQ取出指令執(zhí)行EU和BIU構成了一個簡單的2工位流水線指令預取隊列IPQ是實現(xiàn)流水線操作的關鍵（類似于工廠流水線的傳送帶）新型CPU將一條指令劃分成更多的階段，以便可以同時執(zhí)行更多的指令

PIII為14個階段，P4為20個階段(超級流水線)15結論指令預取隊列的存在使EU和BIU兩個部分可同時進行工作，從而提高了CPU的效率；降低了對存儲器存取速度的要求168088CPU的兩種工作模式（一）最小模式 也稱“單處理器系統(tǒng)”，即在系統(tǒng)中只有一個8086處理器，全部的系統(tǒng)總線信號均由8086直接產(chǎn)生。

總線控制邏輯減到最少，故稱最小模式。（二）最大模式也稱“多處理器系統(tǒng)”，即系統(tǒng)中包含兩個或多個處理器，其中一個為主處理器8086，其他的處理器為“協(xié)處理器”（CO－Processor）。17通常和8086配合使用的協(xié)處理器1、數(shù)值運算協(xié)處理器8087用硬件方法實現(xiàn)數(shù)值計算，如浮點運算、高精度整數(shù)運算、三角函數(shù)、對數(shù)運算等，提高系統(tǒng)的運算速度。2、輸入/輸出協(xié)處理器8089可以直接為輸入/輸出設備服務，使8086/8088不再承擔這些工作。提高主CPU的效率，尤其在輸入/輸出應用較多的場合。188088在最小模式下的典型配置

8284A地址總線（20根）READYRESETALEA19~A8AD7~AD0地址鎖存儲器8282（三片）DENDT/RIO/MWRRDHOLDHLDAINTRINTACLK收發(fā)器8286（一片）數(shù)據(jù)總線（8根）控制總線READYRESET8088MN/MX+5VA0~A19D0~D7198086在最小模式下的典型配置

8284A地址總線（20根）READYRESETALEBHE/A19~A16AD15~AD0地址鎖存儲器8282（三片）BHEDENDT/RM/IOWRRDHOLDHLDAINTRINTACLK收發(fā)器8286（兩片）數(shù)據(jù)總線（16根）控制總線READYRESET8086MN/MX+5VA0~A19D0~D15208086最大模式下的典型配置80868282鎖存儲器（三片）8286收發(fā)器（2片）8288總線控制器READYRESET8284ARESETREADYBHE/A16~A19AD0~AD15S0/S1/S2/CLKMN/MX0DENDT/RA0~A19D0~D15ALESTBBHE/OE

TMRDC/MWTC/IORC/IOWC/INTA/ALE。DEN。DT/R控制總線S0S1S221DBABINTRDWRIO/MINTACB小節(jié)22二、8088CPU的引腳及功能引腳定義的一般方法：每個引腳只傳送一種信息（RD等）；引腳電平的高低不同的信號（IO/M等）；CPU工作于不同方式有不同的名稱和定義（WR/LOCK等）；分時復用引腳（AD7

～AD0等）；引腳的輸入和輸出分別傳送不同的信息（RQ/GT0等）。23引腳對比圖地AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地Vcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086Vcc(5V)A15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)IO/M(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8088地A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地24主要引線（最小模式下）8088是工作在最小還是最大模式由MN/MX端狀態(tài)決定：MN/MX=0時工作于最大模式，反之工作于最小模式。數(shù)據(jù)信號線(DB)與地址信號線(AB)：AD7～AD0：三態(tài)，地址/數(shù)據(jù)復用線。ALE有效時為地址的低8位。地址信號有效時為輸出，傳送數(shù)據(jù)信號時為雙向。A19～A16：三態(tài)，輸出。高4位地址信號，與狀態(tài)信號 S6～S3分時復用。A15～A8：三態(tài)，輸出。輸出8位地址信號; (8086AD15～AD8)。25地址/狀態(tài)復用線A16/S3~A19/S6

S6=0——表示CPU正與總線相連；S5——指示中斷允許標志位IF的狀態(tài)。S3,S4組合表示段寄存器的使用。S4S3段寄存器使用情況00011011當前正在使用ES當前正在使用SS當前正在使用CS，或未用任何段寄存器當前正在使用DS26主要的控制和狀態(tài)信號WR：三態(tài)，輸出。寫命令信號；RD：三態(tài)，輸出。讀命令信號；IO/M

：三態(tài)，輸出。指出當前訪問的是存儲器還 是I/O接口。高：I/O接口，低：內(nèi)存IO/MRDWR數(shù)據(jù)傳輸方式101I/O讀110I/O寫001存儲器讀010存儲器寫例:當WR=1，RD=0，IO/M=0時，表示CPU當前正在進行讀存儲器操作。27

ALE(AddresslatchEnable):地址鎖存允許信號，輸出，高電平有效。 由于一部分地址線和數(shù)據(jù)線采用分時復用。在總線周期T1時，總線上先傳送地址，接著傳送數(shù)據(jù)。 但在一般情況下，存儲器或I/O接口電路，要求在整個總線周期內(nèi)保持穩(wěn)定的地址信息。這樣，就需要將這些地址信息保存起來。在總線周期的T1狀態(tài)，ALE信號有效。 與8086/8088配套的鎖存器電路為8282/8283,用ALE做鎖存允許信號。28

DEN(DataEnable):數(shù)據(jù)允許，輸出，三態(tài)，低電平有效

作為總線收發(fā)器(8286/8287—數(shù)據(jù)總線驅動器)的控制信號。

DT/R(DataTransmit/Receive)：數(shù)據(jù)發(fā)送/接收控制，輸出，三態(tài) 在使用Intel8286/82878位雙向總線驅動器時，控制其傳輸數(shù)據(jù)的方向。

DT/R=1:CPU發(fā)送數(shù)據(jù)（向存儲器或I/O端口）

DT/R=0:CPU接收數(shù)據(jù)在DMA方式時，被置為高阻狀態(tài)。29主要的控制和狀態(tài)信號SS0（8088的第34引腳）：系統(tǒng)狀態(tài)信號輸出，與IO/M、DT/R決定最小模式下總線周期的狀態(tài)。IO/MDT/RSS0數(shù)據(jù)總線操作100發(fā)中斷響應信號101讀I/O端口110寫I/O端口111暫停000取指令001讀內(nèi)存010寫內(nèi)存011無源狀態(tài)30高8位數(shù)據(jù)允許/狀態(tài)BHE/S7（BUSHigh Enable/Status）復用引腳

8086有16條數(shù)據(jù)線，可用低8位傳送一個字節(jié)，也可用高8位傳送一個字節(jié)，還可用高8位和低8位一起傳送一個字（16位）。BHE和A0就是用來區(qū)分這幾類傳輸?shù)?。?088來說，因為只有8位數(shù)據(jù)線，因此不需要BHE，而定義為SS0。8086的第34引腳31主要的控制和狀態(tài)信號RESET：輸入，為高時，CPU執(zhí)行復位；復位后CPU內(nèi)部寄存器被設為初值如下：寄存器名稱寄存器狀態(tài)標志寄存器（FR）清零指令指針寄存器（IP）0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H指令隊列空其他寄存器0000H32“準備好”信號Ready，輸入 檢測存儲器或外設是否準備好數(shù)據(jù)傳輸。T1T2T3TwT4CLKREADY READY信號用于協(xié)調(diào)CPU與存儲器、I/O接口之間的速度差異，由存儲器或I/O接口發(fā)出。33中斷請求和響應信號INTR：輸入，可屏蔽中斷請求輸入端。高：有INTR中斷請求NMI：輸入，非屏蔽中斷請求輸入端。低高，有NMI中斷請求INTA：輸出，對INTR信號的響應。34總線保持信號HOLD：總線保持請求信號輸入端。當CPU

以外的其他設備要求占用總線時，通過該引腳向CPU發(fā)出請求。HLDA：輸出，對HOLD信號的響應。為高電平時，表示CPU已放棄總線控制權，所有三態(tài)信號線均變?yōu)楦咦锠顟B(tài)。35T1T2T3T4CLKHOLDHODAAD15－AD0,A19/S6－A16/S3CPU放棄總線控制權三態(tài)WR,RD,……如DMA方式3680868087TESTBUSY+5V*8087—Math.CO-ProcessorTEST：測試信號，輸入，低電平有效。在多處理器環(huán)境中，例如具有協(xié)處理器8087的系統(tǒng)中，將8087的“BUSY”接至主處理器8088的TEST，每當8088執(zhí)行WAIT指令時，每隔５個時鐘周期采樣TEST信號，直至TEST變?yōu)榈碗娖剑?088才脫離等待狀態(tài)，繼續(xù)執(zhí)行下一條指令。TEST信號是為WAIT指令而設計的。37其他信號

CLK(clock):時鐘引腳，輸入。8086/8088要求始終的占空比為33%。8086/8088的標準時鐘頻率為4.77MHZ。

VCC，+5V電源輸入引腳。

GND，地線。388088在最小模式下的典型配置

8284A地址總線（20根）READYRESETALEA19~A8AD7~AD0地址鎖存儲器8282（三片）DENDT/RIO/MWRRDHOLDHLDAINTRINTACLK收發(fā)器8286（一片）數(shù)據(jù)總線（8根）控制總線READYRESET8088MN/MX+5VA0~A19D0~D739地址鎖存器8282（74LS373）引腳及內(nèi)部結構圖DI0~DI7

輸入端DO0~DO7

輸出端#OE允許控制（低電平有效）STB鎖存信號 高電平允許（通過）低電平禁止（鎖存）DQCLKDI0DO0STBOE。。。。。。。。。。。。。。。。DI7DO7接ALE接地40當DT/R=0時，BA當DT/R=1時，AB總線驅動器8286（74LS245）引腳及內(nèi)部結構圖接DENDEN=0OE=0A0

B0。。。。。。。OETA1A7。。。

B1

B7。。。。接DT/R828612891112181911418284A時鐘發(fā)生器RESETREADYCLKOSCPCLKRESRDY1+5V等待電路14.31818MHZRESETREADYCLK14.318MHZ2.385MHZ8086/80884.77MHZ8284A428086最大模式下的典型配置80868282鎖存儲器（三片）8286收發(fā)器（2片）8288總線控制器READYRESET8284ARESETREADYBHE/A16~A19AD0~AD15S0/S1/S2/CLKMN/MX0DENDT/RA0~A19D0~D15ALESTBBHE/OE

TMRDC/MWTC/IORC/IOWC/INTA/ALE。DEN。DT/R控制總線S0S1S2431234567891020191817161514131211IOBCLKS1DT/RALEAENMRDCAMWTCMWTCGNDVCCS0S2MCE/PDENDENCENINTAIORCAIOWCIOWC8288引腳圖地AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地Vcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRD（無功能）HOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086(AdvancedMemoryWriteCommand)提前的內(nèi)存寫命令小節(jié)44三、8088CPU的內(nèi)部結構8088內(nèi)部由兩部分組成：執(zhí)行單元（EU）總線接口單元（BIU）458086/8088微處理器結構AHALBHBLCHCLDHDLSPBPDISI通用寄存器AXBXCXDXALU數(shù)據(jù)總線（16位）運算寄存器ALU標志寄存器EU控制電路執(zhí)行部件EUCSDSSSESIP內(nèi)部暫存器123456數(shù)據(jù)總線

輸入/輸出控制電路地址總線20位指令隊列緩沖器80888086Q總線（8位）指令指針段寄存器外部總線總線接口部件BIU地址加法器46執(zhí)行單元EU功能:執(zhí)行指令

從指令隊列中取指令代碼譯碼在ALU中完成數(shù)據(jù)的運算

運算結果的特征保存在標志寄存器FLAGS中。47執(zhí)行單元EU組成1、算術邏輯單元ALU（運算器）2、8個寄存器（1）數(shù)據(jù)寄存器（AX，BX，CX，DX）（2）地址指針寄存器（SP，BP）（3）變址寄存器（SI，DI）3、標志寄存器FLAGS

4、EU部分控制電路48總線接口單元BIU功能：從內(nèi)存中取指令送入指令預取隊列負責與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送在執(zhí)行轉移程序時，BIU使指令預取隊列復位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。49組成：1、用于存放邏輯段的段基地址寄存器。CS：代碼段寄存器，用于存放指令代碼DS：數(shù)據(jù)段寄存器ES：附加段寄存器，數(shù)據(jù)段和附加段用來存放 操作數(shù)SS：堆棧段寄存器，用于存放返回地址，保存寄存器內(nèi)容，傳遞參數(shù)等?？偩€接口單元BIU組成502、IP：指令指針寄存器3、20位的地址加法器4、４字節(jié)（或６字節(jié)）的指令隊列特點：1、具有流水線技術，8086指令隊列為6字節(jié)，8088為4字節(jié)。2、地址加法器用來產(chǎn)生20位地址。因為8086有20根地址線，可尋址1M空間，但寄存器為16位，所以需要一個附加機構來根據(jù)16位寄存器提供的數(shù)據(jù)計算出20位的地址。51指令隊列說明 1、當8086指令隊列有2個字節(jié)，或者8088的指令隊列有1個空字節(jié)時，BIU會自動把指令取到指令隊列中。2、當EU準備執(zhí)行一條指令時，會從BIU的指令隊列前部取出指令的代碼，然后執(zhí)行。 在執(zhí)行指令的過程中，如果必須訪問存儲器或者輸入／輸出設備，EU就會請求BIU，進入總線周期，完成訪問內(nèi)存或者輸入／輸出端口的操作：如果BIU空閑，就會立即響應EU的總線請求。如果BIU正忙，BIU將首先完成當前總線周期，再去響應EU發(fā)出的訪問總線的請求。523、當指令隊列已滿，而且執(zhí)行部件又沒有總線訪問時，總線接口部件便進入空閑狀態(tài)。４、總線接口部件往指令隊列裝入指令時，總是按順序進行的。在執(zhí)行轉移指令、調(diào)用指令和返回指令時，指令隊列中己經(jīng)裝入的字節(jié)就沒用了，將被自動消除，總線接口部件會接著往指令隊列中裝入另一個程序段中的指令。538088/8086的內(nèi)部寄存器含14個16位寄存器，按功能可分為：數(shù)據(jù)寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）8個通用寄存器4個段寄存器2個控制寄存器通用寄存器與存儲器的區(qū)別？54數(shù)據(jù)寄存器AX、BX、CX、DX8088含4個16位數(shù)據(jù)寄存器，它們又可分為8個8位寄存器，即：AXAH，ALBXBH，BLCXCH，CLDXDH，DL常用來存放參與運算的操作數(shù)或運算結果55數(shù)據(jù)寄存器特有的習慣用法AX：累加器。多用于存放中間運算結果。所有

I/O指令必須都通過AX與接口傳送信息；BX：基址寄存器。在間接尋址中用于存放基地址；CX：計數(shù)寄存器。用于在循環(huán)或串操作指令中存放循環(huán)次數(shù)或重復次數(shù)；DX：數(shù)據(jù)寄存器。在32位乘除法運算時，存放高16位數(shù)；在間接尋址的I/O指令中存放

I/O端口地址。56地址指針寄存器SP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)钠频刂罚籅P：基址指針寄存器，常用于在訪問內(nèi)存時存放內(nèi)存單元的偏移地址。57BX與BP在應用上的區(qū)別作為通用寄存器，二者均可用于存放數(shù)據(jù)；作為基址寄存器，BX通常用于尋址數(shù)據(jù)段；BP則通常用于尋址堆棧段。BX一般與DS或ES搭配使用；BP一般與SS搭配使用。58變址寄存器SI：源變址寄存器DI：目標變址寄存器變址寄存器常用于指令的間接尋址或變址尋址。特別是在串操作指令中，用SI存放源操作數(shù)的偏移地址，而用DI存放目標操作數(shù)的偏移地址。59控制寄存器IP：指令指針寄存器，其內(nèi)容為下一條要執(zhí)行的指令的偏移地址

FLAGS：標志寄存器狀態(tài)標志：存放運算結果的特征控制標志：控制某些特殊操作，由專門的指令進行設置或清除6個狀態(tài)標志位(CF，SF，AF，PF，OF，ZF)3個控制標志位(IF，TF，DF)60標志寄存器的格式及各位的含義1514131211109876543210OFDFIFTFSFZFAFPFCF狀態(tài)標志方向標志中斷標志跟蹤標志（TraceFlag）控制標志進位標志奇偶標志半進位標志零標志符號標志溢出標志61零標志ZF（ZeroFlag）：若運算結果為0，則ZF＝1；否則ZF＝0。進位標志CF（CarryFlag）：若最高位有進(借)位，則CF＝1；否則CF＝0。奇偶標志PF（ParityFlag）：若運算結果低8位中“1”的個數(shù)為偶數(shù)，則PF＝1；否則PF＝0。符號標志SF（SignFlag）：與運算結果的最高位相同，當數(shù)據(jù)用補碼時，負數(shù)的最高位是1。輔助進位標志AF（AuxiliarycarrryFlag）：也稱“半進位標志”，第3位向第4位有進(借)位;則AF＝1；否則AF＝0。62溢出標志OF（OverflowFlag）：若運算過程中發(fā)生了“溢出”，則OF＝1。定義：運算結果超出計算裝置所能表示的范圍，稱為溢出。判斷方法之一【邏輯】：溢出＝最高位進位

次高位進位?？刂茦酥?3位)：每一位控制標志都對一種特定的功能起控制作用?？梢酝ㄟ^專門的指令對其進行“置位”（Set）或“復位”（Reset）。63中斷標志IF（InterruptEnableFlag）：如果IF置“1”，則CPU可以接受可屏蔽中斷請求；反之，則CPU不能接受可屏蔽中斷請求。 指令系統(tǒng)中有兩條專門的指令可以置“1”或置“0”IF標志位：STI使IF置“1”，即開放中斷。CLI使IF清“0”，即關閉中斷方向標志DF（DirectionFlag）：用于串操作指令中的地址增量修改（DF＝0）還是減量修改（DF＝1）。STD，CLD。跟蹤標志TF（TraceFlag）：若TF＝1，則CPU按跟蹤方式（單步方式）執(zhí)行程序。小節(jié)64四、存儲器尋址物理地址8088：20根地址線，可尋址220(1MB)個存儲單元；CPU送到AB上的20位的地址稱為物理地址。存儲器的操作完全基于物理地址。物理地址..60000H60001H60002H60003H60004H...12HF0H1BH08H內(nèi)部寄存器均為16位，尋址空間216(64KB)

0000H~FFFFH。存不下20位地址。？？？？？65分段處理：將內(nèi)存分為若干可重疊的邏輯段，每段大小<=64KB；段內(nèi)單元地址=本段首地址(20位)+段內(nèi)偏移量(16位)？20位首地址仍無法存放，故規(guī)定低4位均為0，也不必存。高16位做為存儲器段的起始地址—段基址。0000段基地址（16位）段首地址×××???×××66分段處理：“段基址”存放在段寄存器CS、DS、SS和ES中?！捌屏俊贝娣旁诩拇嫫鱅P或SP中?！岸位贰焙汀捌屏俊保ň鶠?6位）構成存儲單元的邏輯地址（段基址:偏移量

），在程序設計時，使用的是邏輯地址。邏輯地址可以轉換為物理地址（或絕對地址或有效地址EA）。方法如下：

物理地址＝段基址16+偏移量67邏輯地址可以轉換為物理地址（或絕對地址或有效地址EA）。物理地址＝段基址X16+偏移量段基址段內(nèi)偏移物理地址+16位20位000016位偏移量68段基值150偏移量150000030物理地址190邏輯地址物理地址段基址偏移量地址加法器15069……段的起始地址偏移量要訪問的單元段最小的段？其段基址？最大64KB70CPU的啟動復位后CS=FFFFH，IP=00000H，程序從FFFF0H處開始執(zhí)行。FFFFFHFFFF0H……16個字節(jié)……FFFEFHLJMP71則物理地址計算如下42320

H66H＋）42386

H設(CS)=4232H,(IP)=66H......42320H66H42386H5231FH

段起址段終址64K64K（2）1672[例]

已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，

DS段有一操作數(shù)，其偏移地址=0204H，

1)畫出各段在內(nèi)存中的分布；

2)指出各段首地址；

3)該操作數(shù)的物理地址=？10550H250A0H2EF00H8FF00HCSSS

CSDSES解：

各段分布及段基址見右圖。操作數(shù)的物理地址為：250AH×10H+0204H=252A4H73注意：1、每個存儲單元有唯一的物理地址，但它卻可由不同的“段基址”和“偏移量”組成，即可有多個邏輯地址。例如：1200H:0345H12345H， 1100H:1345H12345H2、一般情況下，段基址與偏移量寄存器配合如下：

代碼段寄存器CS與IP;

堆棧段寄存器SS與SP;

數(shù)據(jù)段和附加段寄存器DS、ES的偏移量 有多種方式，取決于指令的尋址方式。3、由BIU中的地址加法器來完成計算工作，產(chǎn)生20位的物理地址。74堆棧及堆棧段的使用內(nèi)存中一個按FILO方式操作的特殊區(qū)域每次壓棧和退棧均以WORD為單位SS存放堆棧段地址，SP存放段內(nèi)偏移，SS:SP構成了堆棧指針堆棧用于存放返回地址、過程參數(shù)或需要保護的數(shù)據(jù)常用于響應中斷或子程序調(diào)用75堆棧操作SPSS壓棧前低地址高地址12HSSF0HSP壓棧后高地址低地址SS出棧后SP高地址低地址12F0H低字節(jié)高字節(jié)小節(jié)76（1）執(zhí)行一條指令所需要的時間稱為指令周期。五、8088/8086CPU的工作時序指令的一般執(zhí)行過程：