集成電路后端設計簡介課件

集成電路后端

設計簡介第一部分

簡單導言集成電路的發(fā)展集成電路（IC：IntegratedCircuit）是指通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容、電感等無源器件，按照一定的電路互連，“集成”在一塊半導體晶片上，并封裝在一個外殼內，執(zhí)行特定電路或系統功能的一種器件。1965年，Intel公司創(chuàng)始人之一的GordenE.Moore博士在研究存貯器芯片上晶體管增長數的時間關系時預測，芯片上晶體管數目每隔18個月翻一番或每三年翻兩番，這一關系被稱為摩爾定律(Moore'sLaw)集成電路設計方法全定制方法（Full-CustomDesignApproach）適用于要求得到最高速度、最低功耗、最省面積和最高成品率的芯片設計完全是由用戶設計師根據所選定的生產工藝按自己的要求獨立地進行集成電路產品設計，這樣可以使所設計的電路具有盡可能高的工作速度、盡可能小的芯片面積和滿意的封裝針對每個晶體管進行電路參數和版圖優(yōu)化，以獲得最佳的性能(包括速度和功耗)以及最小的芯片面積。由于這種設計方法版圖布局和布線都要用人工布置得盡可能緊湊，所以設計過程要花費大量的人力物力和時間。不僅開始設計時如此，檢驗和改正設計錯誤也是非常艱巨的工作半定制方法（Semi-CustomDesignApproach）是一種庫單元設計方法各個單元具有同一高度(指版圖尺寸)，但寬度不等。單元本身經過精心設計，并完成了設計規(guī)則檢查和電學性能驗證設計者將所需要的單元從標準單元庫中調出來，并排列成行，行間留有可調整的布線通道。再按設計電路的功能要求將各內部單元以及輸入/輸出單元連接起來，就得到所需的芯片版圖第二部分

CMOS原理MOS晶體管的基本結構MOS（金屬-氧化物-半導體）場效應晶體管，簡稱為MOS管（或器件），其核心結構是由導體、絕緣體與構成管子襯底的摻雜半導體這三層材料疊在一起組成的。根據形成導電溝道的載流子的類型，MOS管被分為NMOS和PMOS。MOS晶體管實際是由兩個PN結和一個柵電容組成的，包括Cgs、Cgd、Cgb。在MOS結構中，柵極為控制電極，它控制著漏和源之間溝道的電流。早期的柵極材料采用的就是良導體金屬鋁。當代先進的MOS工藝都采用多晶硅作為柵極導電材料。所謂的CMOS則表示這樣一種工藝和電路，其中nMOS和pMOS兩種類型的MOS管制作在同一芯片上。P型MOS管物理結構和電路符號MOS晶體管的基本工作原理

從漏到源是兩個背對背的二極管。它們之間所能流過的電流就是二極管的反向漏電流。

如果把源漏和襯底接地，在柵上加一足夠高的正電壓，從靜電學的觀點看，這一正的柵電壓將要排斥柵下的P型襯底中的可動的空穴電荷而吸引電子。

引起溝道區(qū)產生強表面反型的最小柵電壓，稱為閾值電壓VT。MOS晶體管的基本工作原理根據閾值電壓不同，常把MOS器件分成增強型和耗盡型兩種器件。對于N溝MOS器件而言，將閾值電壓VT＞0的器件稱為增強型器件，閾值電壓VT＜0的器件，稱為耗盡型器件。PMOS器件和NMOS器件在結構上是一樣的，只是源漏襯底的材料類型和NMOS相反，工作電壓的極性也正好相反。

MOS晶體管性能分析

在電學上MOS管作為一種電壓控制的開關器件。

當柵-源電壓Vgs等于開啟電壓VT時，該器件開始導通。當源-漏間加一電壓Vds以及

Vgs=VT時，由于源-漏電壓和柵-襯底電壓而分別產生的電場水平和垂直分量的作用，沿著溝道就出現了導電。源-漏電壓（即Vds＞0）所產生的電場水平分量起著使電子沿溝道向漏極運動的作用。隨著源-漏電壓的增加，沿溝道電阻的壓降會改變溝道的形狀MOS晶體管性能分析（3）當有效柵電壓（Vgs－VT）比漏極電壓大時，隨著Vgs的增加，溝道變得更深，這時溝道電流Ids既是柵極電壓也是漏極電壓的函數，習慣上稱這個區(qū)域為“線性”區(qū)，或“電阻”區(qū)，或“非飽和”區(qū)。

（4）如果Vds大于Vgs－VT；即，當Vgd＜VT（Vgd為柵-漏電壓）時，溝道不再伸展到漏極，處于夾斷狀態(tài)。在這種情況下，導電是由于正漏極電壓作用下電子的漂移機理所引起的。

MOS晶體管性能分析（5）在電子離開溝道后，電子注入到漏區(qū)耗盡層中，接著向漏區(qū)加速。溝道夾斷處的電壓降不變，保持在Vgs－VT，這種情況為“飽和”狀態(tài)。這時溝道電流受柵極電壓控制，幾乎與漏極電壓無關。

（6）影響源極流向漏極（對于給定的襯底電阻率）的漏極電流Ids大小的因素有：1、源、漏之間的距離；2、溝道寬度；3、開啟電壓VT；4、柵絕緣氧化層的厚度；5、柵絕緣層的介電常數；6、載流子（電子或空穴）的遷移率μ。MOS晶體管性能分析描述NMOS器件在三個區(qū)域中性能的理想表達式為：

0（a）截止區(qū)

Ids＝

Vgs－VT≤0

（b）線性區(qū)

0＜Vgs－VT＜Vds

（c）飽和區(qū)MOS器件電壓-電流特性

N型MOS管和P型MOS管工作在線性區(qū)和飽和區(qū)時的電壓-電流特性曲線：

簡單MOS管的工藝步驟Al柵工藝Si柵工藝（自對準）Si柵工藝（以NMOS為例）（1）一次氧化（8）光刻引線孔（2）光刻有源區(qū)（9）蒸鋁、反刻、合金化（3）柵氧化（4）生長多晶硅（5）光刻柵極（6）S、D摻雜（7）氧化第三部分

簡單門電路的版圖繪制CMOS反相器的工作原理

CMOS反相器是CMOS門電路中最基本的邏輯部件，大多數的邏輯門電路均可通過等效反相器進行基本設計，再通過適當的變換，完成最終設計。所以，基本反相器的設計就成為邏輯部件設計的基礎。CMOS反相器器件物理結構剖面圖

圖中在N型硅襯底上專門制作一塊P型區(qū)域，用來制作NMOS管，在N型襯底上制作PMOS管。為了防止源/漏區(qū)域襯底出現正偏置，通常N型襯底要借電路中的最低電位，N阱應接電路中最高的電位。為保證電位接觸良好，必須形成歐姆接觸，在接觸點采用重摻雜結構。CMOS反向器的工作原理如果分別定義n溝道和p溝道晶體管的閾值電壓為VTn(如0.7V)和VTp(如–0.7V)。在Vi＝0時，因為Vi＜0.7V，n溝道晶體管截止；但因為Vi＝0＞VTp(—0.7V)，故p溝道晶體管導通，所以Vo=VDD。當Vi升高使得n溝道晶體管的柵極電壓超過VTn時，它開始導通，其電流流過P溝道晶體管。若再繼續(xù)增加Vi，將使P溝道器件的柵源之間電壓接近于P溝道閾值電壓VTp，甚至低于VTp，最后導致它截止，此時Vi＝VDD,Vo=VSS（0V）。值得指出的是，任一種邏輯狀態(tài)，不管是Vi為VDD或為VSS，兩個晶體管必有一個截止。因此，在任一邏輯狀態(tài)下，只有非常小的電流從VDD流向VSS，所以耗電很少。對高密度應用來說，CMOS的低功耗是它最重要的優(yōu)點。垂直走向MOS管結構

金屬線從管子中間穿過的水平走向MOS管結構

金屬線從管子上下穿過的水平走向MOS管結構

有多晶硅線穿過的垂直走向MOS管結構

與非門和或非門電路二輸入與非門電路圖如下：與非門和或非門電路與非門工作原理：

對于與非門，當INA（INB）為低電平時，M2（M1）導通，M3（M4）截止，形成從VDD到輸出OUT的通路，阻斷了OUT到地的通路。這時相當于一個有限的PMOS管導通電阻（稱為上拉電阻）和一個無窮大的NMOS管的截止電阻（盡管有一個NMOS管在導通態(tài)，但因為串聯電阻值取決于大電阻，從OUT看進去的NMOS管電阻仍是無窮大）的串聯分壓電路，輸出為高電平（VDD）。如果INA和INB均為高電平，使得兩個NMOS管均導通，兩個PMOS管均截止，形成了從OUT到地的通路，阻斷了OUT到電源的通路，呈現一個有限的NMOS導通電阻（稱為下拉電阻，其值為單個NMOS管導通電阻的兩倍）和無窮大的PMOS管截止電阻的分壓結果，輸出為低電平。與非門和或非門電路二輸入或非門電路圖如下：

與非門和或非門電路或非門工作原理：對于或非門，由類似的分析可知，當INA和INB同時為低電平時，分壓的結果使得輸出為高電平，當INA和INB有一個為高電平或兩個都為高電平時，MOS管電阻分壓的結果是輸出為低電平。只不過兩個NMOS管全導通時（并聯關系）的等效下拉電阻是單管導通電阻的一半。與非門和或非門版圖與非門版圖：與非門和或非門版圖或非門版圖：CMOS傳輸門CMOS傳輸門電路圖：CMOS傳輸門CMOS傳輸門工作原理：從MOS晶體管的基本工作原理我們已經知道：當MOS管的表面形成導電溝道后,器件源漏極之間就呈現低電阻連通；反之，如果MOS管截止，器件的源漏就呈現高電阻斷開，因此MOS器件是一個典型的開關。當開關打開的時候，就可以進行信號傳輸，這時將它們稱為傳輸門。

CMOS傳輸門CMOS傳輸門工作原理：在圖中的CMOS傳輸門采用了P管和N管對，控制信號和C分別控制P管和N管，使兩管同時關斷和開通。由于PMOS管對輸入信號S高電平的傳輸性能好，而NMOS管對輸入信號S低電平的傳輸性能好，從而使信號S可以獲得全幅度的傳送而沒有電平損失。CMOS傳輸門CMOS傳輸門版圖：驅動電路任何一個邏輯門都有一定的驅動能力，當它所要驅動的負載超過了它的能力，就將導致速度性能的嚴重退化。設計者可根據負載大小以及脈沖邊沿的要求決定驅動級器件尺寸，如果驅動級尺寸很大且和前級功能電路的驅動能力不相匹配，應該在兩者之間加一些緩沖級，以達到最佳匹配。由于驅動電路的管子W/L較大，所以往往采用折線柵和并聯管子的方法以減少面積。下圖就是驅動電路常用的一個大寬長比的非門版圖。驅動電路大寬長比非門版圖：IO單元、無源器件及互連線的設計任何一種設計技術，版圖結構都需要焊盤輸入/輸出單元（I/O

PAD）。承擔輸入、輸出信號接口的I/O單元就不再僅僅是焊盤（Pad），而是具有一定功能的功能塊。這些功能塊擔負著對外的驅動，內外的隔離、輸入保護或其他接口功能。

輸入電路 輸入單元主要承擔對內部電路的保護，一般認為外部信號的驅動能力足夠大，輸入單元不必具備再驅動功能。因此，輸入單元的結構主要是輸入保護電路。 一般來講輸入電路是由壓焊快(PAD)、電阻R、兩個二極管和反相器組成。輸入電路（1）通過D1、D2兩個二極管使得輸入管信號被鉗制在GND-0.7v~VDD+0.7v之間。（2）D1稱為上拉二極管，相對電源起到保護作用。（3）D2稱為下拉二極管，相對地起到保護作用。輸出電路輸出單元的主要任務是提供一定的驅動能力，防止內部邏輯過負荷而損壞。另一方面，輸出單元還承擔了一定的邏輯功能，單元具有一定的可操作性。與輸入電路相比，輸出單元的電路形式比較多輸出電路一般由一級或兩級反相器組成輸出電路 一級反相：顧名思義，反相輸出就是內部信號經反相后輸出。這個反相器除了完成反相的功能外，另一個主要作用是提供一定的驅動能力。

構成這個反相器版圖的NMOS和PMOS管的尺寸應該比較大。輸出電路 二級反相：也就是由兩個反相器，內部信號是同相輸出的。無源器件1、集成電阻2、集成電容互連線1、金屬線互連金屬線互連主要用于傳輸電流密度大的地方。在版圖中遠距離連線采用的是金屬線，電源線和地線一般也采用金屬連線。2、擴散區(qū)連線擴散區(qū)連線僅限于短而寬的連線。3、多晶硅連線多晶硅連線也僅限于短而寬的連線。第四部分

版圖幾何設計規(guī)則版圖幾何設計規(guī)則版圖幾何設計規(guī)則可看作是對光刻掩模版制備要求。一般來講，設計規(guī)則反映了性能和成品率之間可能的最好的折衷。規(guī)則越保守，能工作的電路就越多(即成品率越高)；然而，規(guī)則越富有進取性，則電路性能改進的可能性也越大，這種改進可能是以犧牲成品率為代價的。

版圖幾何設計規(guī)則（1）微米規(guī)則（2）λ規(guī)則

版圖幾何設計規(guī)則大部分設計規(guī)則都可以歸納入以下描述的四種規(guī)則之一。（1）最小寬度（2）最小間距（3）最小包圍（4）最小延伸版圖幾何設計規(guī)則設計規(guī)則（硅柵）舉例：

版圖幾何設計規(guī)則版圖幾何設計規(guī)則版圖幾何設計規(guī)則版圖幾何設計規(guī)則版圖幾何設計規(guī)則版圖幾何設計規(guī)則第五部分

版圖設計流程版圖設計是制造集成電路的基礎。計算機輔助的版圖設計將電路中所有元器件及其相互連接轉換成能進行芯片光刻加工、正確可靠的掩模圖形數據。專門的掩模制備公司利用所提供的數據，制備出符合流片需要的多層掩模。版圖設計版圖的構成（1）版圖由多種基本的幾何圖形所構成。（2）常見的幾何圖形有：矩形（rectangle）、多邊形（polygon）、等寬線(path和wire)、圓形（circle）等。（3）版圖設計軟件常采用兩種長度單位——用戶單位或數據單位。用戶單位以長度的自然單位為單位，如以μm或mil為單位。數據單位則以數據庫中所使用的長度單位為單位。（4）在版圖設計中所使用圖形編輯器，可以在終端上實現版圖的制作、修改和編輯管理。版圖設計版圖布局布線（1）布局就是將組成集成電路的各部分合理地布置在芯片上。布局是一個嵌套的過程。（2）布局有層次，即器件級的布局、基本單元級的布局，功能塊級的布局。（3）布線就是按電路圖給出的連接關系，在版圖上布置元器件之間、各部分之間的連接。版圖設計單元和單元庫的建立（1）在版圖設計階段，無論是全定制還是半定制版圖設計一定都會用到單元或單元庫。（2）單元庫實際上包含了四種符號：·符號(symbolview)·抽象圖(abstractview)·線路圖(schematicview)·版圖(layoutview)版圖設計單元和單元庫的建立（3）每一單元庫都應與一定的工藝數據相聯系，這些數據放在所謂的“工藝文件”(TechnologyFile)中，無論是建立標準單元庫還是在布局布線階段，都要用到TechnologyFile

版圖設計單元和單元庫的建立（4）TechnologyFile定義設計所需的全部物理信息，其中包括：——各層的顏色、線型、顯示或繪圖設備；——單層和雙層性質；——視圖(v