第5章-存儲(chǔ)器技術(shù)

第5章存儲(chǔ)器技術(shù)

第5章存儲(chǔ)器技術(shù)CPU與存儲(chǔ)器的連接隨機(jī)存取存儲(chǔ)器現(xiàn)代微機(jī)的存儲(chǔ)體系存儲(chǔ)器概述5.1存儲(chǔ)器概述存儲(chǔ)器的分類1存儲(chǔ)器的性能指標(biāo)2存儲(chǔ)器系統(tǒng)的結(jié)構(gòu)35.1存儲(chǔ)器概述存儲(chǔ)器的分類1存儲(chǔ)器的性能指標(biāo)2存儲(chǔ)器系統(tǒng)的結(jié)構(gòu)35.1.1存儲(chǔ)器的分類按構(gòu)成存儲(chǔ)器的介質(zhì)分類按存取方式分類按在計(jì)算機(jī)中的作用分類

按制造工藝分類從不同角度進(jìn)行分類1．按構(gòu)成存儲(chǔ)器的介質(zhì)分類

磁芯存儲(chǔ)器半導(dǎo)體存儲(chǔ)器光電存儲(chǔ)器磁膜、磁泡和其它磁表面存儲(chǔ)器光盤存儲(chǔ)器等1．按構(gòu)成存儲(chǔ)器的介質(zhì)分類磁芯存儲(chǔ)器體積大、成本高、工藝復(fù)雜，現(xiàn)已完全淘汰。磁表面介質(zhì)和光電技術(shù)實(shí)現(xiàn)的存儲(chǔ)器存儲(chǔ)容量大、訪問速度較慢、信息不易丟失，常用于計(jì)算機(jī)的外存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器由于采用大規(guī)模和超大規(guī)模集成電路工藝制造，具有體積小、質(zhì)量小、成本低等一系列優(yōu)點(diǎn)而使它成為微型計(jì)算機(jī)中的主要存儲(chǔ)器件。本章主要討論半導(dǎo)體存儲(chǔ)器。2．按存取方式分類半導(dǎo)體存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）掩膜ROM可編程ROM（PROM）可擦除PROM（EPROM）電可擦除PROM（E2PROM）快擦型ROM（FlashMemory

）RAM和ROM（1）隨機(jī)讀寫存儲(chǔ)器RAM信息可以隨時(shí)寫入或讀出關(guān)閉電源后所存信息將全部丟失靜態(tài)RAM采用雙穩(wěn)電路存儲(chǔ)信息，動(dòng)態(tài)RAM是以電容上的電荷存儲(chǔ)信息。靜態(tài)RAM速度更快，而動(dòng)態(tài)RAM的集成度更高、功耗和價(jià)格更低，動(dòng)態(tài)RAM必須定時(shí)刷新。（2）只讀存儲(chǔ)器ROMROM是一種在工作過程中只能讀不能寫的非易失性存儲(chǔ)器掉電后所存信息不會(huì)丟失3．按在計(jì)算機(jī)中的作用分類

主存儲(chǔ)器主存或內(nèi)存，主要用來存放活躍的程序和數(shù)據(jù)，CPU可以直接對(duì)其進(jìn)行讀/寫操作。

輔助存儲(chǔ)器外存，其容量大，成本低，主要用來存放目前不活躍的程序和數(shù)據(jù)，CPU對(duì)其進(jìn)行的讀寫操作必須通過內(nèi)存才能進(jìn)行。

緩沖存儲(chǔ)器緩存，位于主存與CPU之間，其存取速度非常快，但存儲(chǔ)容量小，主要是完成主存和CPU之間的速度匹配。4．按制造工藝分類

雙極型讀寫速度快，集成度低，功耗大，價(jià)格偏高。常用于計(jì)算機(jī)中的小容量高速緩存或一些要求速度高或容量小的微機(jī)中。

金屬氧化物半導(dǎo)體型存取速度較慢，集成度高，功耗低，價(jià)格便宜，常用來制作多種半導(dǎo)體存儲(chǔ)器。存儲(chǔ)器的分類1存儲(chǔ)器的性能指標(biāo)2存儲(chǔ)器系統(tǒng)的結(jié)構(gòu)35.1存儲(chǔ)器概述5.1.2存儲(chǔ)器的主要性能指標(biāo)存儲(chǔ)容量存取時(shí)間功耗可靠性集成度性能價(jià)格比主要性能指標(biāo)存儲(chǔ)容量

(1)用單元數(shù)×位數(shù)表示，以位為單位。如1

K×4位(2)用字節(jié)數(shù)表示容量，以字節(jié)為單位，如128

B

存取時(shí)間從CPU給出有效的存儲(chǔ)地址到存儲(chǔ)器給出有效數(shù)據(jù)所需的時(shí)間功耗功耗反映了存儲(chǔ)器耗電的多少，同時(shí)也相應(yīng)地反映了發(fā)熱程度（溫度會(huì)限制集成度的提高）。可靠性指存儲(chǔ)器對(duì)外界電磁場及溫度等變化的抗干擾能力。集成度

集成度指在一塊存儲(chǔ)芯片內(nèi)能集成多少個(gè)基本存儲(chǔ)電路。性能價(jià)格比性能價(jià)格比(簡稱性價(jià)比)是衡量存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合指標(biāo)。存儲(chǔ)器的分類1存儲(chǔ)器的性能指標(biāo)2存儲(chǔ)器系統(tǒng)的結(jié)構(gòu)35.1存儲(chǔ)器概述5.1.3存儲(chǔ)器系統(tǒng)的結(jié)構(gòu)基本存儲(chǔ)單元存儲(chǔ)體地址譯碼電路片選與讀寫控制電路I/O電路集電極開路或三態(tài)輸出緩沖器其他外圍電路

存儲(chǔ)器系統(tǒng)結(jié)構(gòu)示意圖CBABDB…地址鎖存地址譯碼存儲(chǔ)體（矩陣）數(shù)據(jù)緩沖讀寫控制存儲(chǔ)器系統(tǒng)結(jié)構(gòu)1.存儲(chǔ)體

由若干個(gè)基本存儲(chǔ)電路按一定的規(guī)則排列起來，構(gòu)成存儲(chǔ)體2．地址譯碼電路

對(duì)CPU送來的地址信息進(jìn)行譯碼，選中片內(nèi)某一存儲(chǔ)單元，在讀/寫信號(hào)作用下對(duì)該單元進(jìn)行讀寫。有兩種方式，單譯碼與雙譯碼。3．片選與讀／寫控制電路

接收片選信號(hào)及CPU的讀/寫控制信號(hào)，形成芯片內(nèi)部控制信號(hào)4．?dāng)?shù)據(jù)緩沖器

用于暫時(shí)存放來自CPU的寫入數(shù)據(jù)或從存儲(chǔ)體內(nèi)讀出的數(shù)據(jù)。5．地址鎖存器

鎖存地址信息并交地址譯碼器，空出總線為即將傳送數(shù)據(jù)作準(zhǔn)備。…A7A0A1…25510存儲(chǔ)器地址譯碼器…4位I/O0~I/O3數(shù)據(jù)緩沖器控制電路A5A6A7A8A9…Y31Y0Y1A0A1A2A3A4Y譯碼器X譯碼器32×32存儲(chǔ)矩陣1K×1數(shù)據(jù)緩沖器控制電路X0X1I/OX2X31…單譯碼方式

雙譯碼方式

256×4位的存儲(chǔ)芯片

1

K×1的存儲(chǔ)芯片

單譯碼與雙譯碼第5章存儲(chǔ)器技術(shù)CPU與存儲(chǔ)器的連接隨機(jī)存取存儲(chǔ)器現(xiàn)代微機(jī)的存儲(chǔ)體系存儲(chǔ)器概述5.2隨機(jī)讀寫存儲(chǔ)器RAM靜態(tài)RAM1動(dòng)態(tài)RAM25.2隨機(jī)讀寫存儲(chǔ)器RAM靜態(tài)RAM1動(dòng)態(tài)RAM25.2.1靜態(tài)RAM基本存儲(chǔ)單元工作過程靜態(tài)RAM芯片Intel2114T3、T4是負(fù)載管，T1、T2為工作管，T5、T6、T7、T8是控制管。X地址選擇Y地址選擇T8BT7AT6T5

T2T1T4T3VCC所有存儲(chǔ)元共用此電路

靜態(tài)RAM的基本存儲(chǔ)電路I/OI/O1．基本存儲(chǔ)單元該電路有兩種穩(wěn)定狀態(tài)：狀態(tài)“1”：T1截止，T2導(dǎo)通；狀態(tài)“0”

：T2截止，T1導(dǎo)通。2．工作過程讀操作：T5、T6、T7、T8均導(dǎo)通，A點(diǎn)與B點(diǎn)分別通過T5、T6管與及相通，及又進(jìn)一步通過T7、T8管與及線相通，即將電路的狀態(tài)傳送到及線上。由其電流方向或電流有無即可判定該電路存儲(chǔ)的信息是“1”還是“0”；

寫操作：寫入信號(hào)從線及線輸入，如要寫入“1”，則線為高電平，而線為低電平，它們通過T7、T8管和T5、T6管分別與A端和B端相連，使A=“1”，B=“0”，即強(qiáng)迫T2管導(dǎo)通，Tl管截止，相當(dāng)于把輸入電荷存儲(chǔ)于Tl和T2管的柵級(jí)。

接X地址譯碼3．靜態(tài)RAM芯片Intel2114

常用的SRAM芯片有2114（1K×4）、2142（1K×4）、6116（2K×8）、6232（4K×8）、6264（8K×8）、和62256（32K×8）等。符號(hào)名稱功能說明A0~A9地址線接地址總線，用來對(duì)某存儲(chǔ)單元尋址I/O1~I/O4雙向數(shù)據(jù)線用于數(shù)據(jù)的寫入和讀出片選線低電平時(shí)，選中該芯片寫允許線

VCC電源線＋5V=0時(shí)寫入數(shù)據(jù)；=0，Intel2114芯片引腳功能

Intel2114的工作時(shí)序D恢復(fù)時(shí)間CBA片選有效后讀取時(shí)間下一周期地址有效后讀取時(shí)間讀周期讀信號(hào)地址片選數(shù)據(jù)輸出讀操作時(shí)序

Intel2114的工作時(shí)序

寫操作時(shí)序?qū)懨}沖寬度數(shù)據(jù)有效時(shí)間恢復(fù)時(shí)間地址建立時(shí)間CBDA下一周期寫周期寫信號(hào)地址片選數(shù)據(jù)輸出5.2隨機(jī)讀寫存儲(chǔ)器RAM靜態(tài)RAM1動(dòng)態(tài)RAM25.2.2動(dòng)態(tài)RAM單管DRAM的基本存儲(chǔ)電路動(dòng)態(tài)RAM的結(jié)構(gòu)動(dòng)態(tài)RAM的刷新動(dòng)態(tài)RAM芯片Intel2164A

讀出再生放大器T2列選擇線YCT1行選擇線X數(shù)據(jù)I/O線

T2為一列基本存儲(chǔ)單元電路上共有的控制管。電容C有電荷表示“1”，無電荷表示“0”。若地址經(jīng)譯碼后選中行選線X及列選線Y，則T1、T2同時(shí)導(dǎo)通，可對(duì)該單元進(jìn)行讀/寫操作。1．單管DRAM的基本存儲(chǔ)電路2．動(dòng)態(tài)RAM的結(jié)構(gòu)A0~A9A5~A9A0~A4數(shù)據(jù)線……Y1行時(shí)鐘數(shù)據(jù)線T讀出放大CC讀出放大CCTTT行地址譯碼列時(shí)鐘發(fā)生器數(shù)據(jù)緩沖讀寫控制列地址譯碼列地址鎖存行時(shí)鐘發(fā)生器Y32………………X1X32列時(shí)鐘行地址鎖存D地址多路開關(guān)RAM控制邏輯DRAM的讀寫過程2．動(dòng)態(tài)RAM的結(jié)構(gòu)DRAM在地址多路開關(guān)和行列地址選通信號(hào)的控制下完成信息的讀寫。3．動(dòng)態(tài)RAM的刷新

刷新請(qǐng)求CLK地址多路開關(guān)刷新定時(shí)刷新地址計(jì)數(shù)控制邏輯刷新周期刷新地址地址總線刷新時(shí)高阻態(tài)DRAMCLK1對(duì)DRAM的刷新是按行進(jìn)行的，只要在刷新時(shí)限2ms中對(duì)DRAM系統(tǒng)進(jìn)行逐行選中，就可實(shí)現(xiàn)全面刷新。

4．

動(dòng)態(tài)RAM芯片Intel2164AIntel2164A是64K×1b的動(dòng)態(tài)RAM存儲(chǔ)器芯片

芯片的引腳Intel2164A的工作時(shí)序讀操作時(shí)序Intel2164A的工作時(shí)序?qū)懖僮鲿r(shí)序Intel2164A的工作時(shí)序刷新操作時(shí)序第5章存儲(chǔ)器技術(shù)CPU與存儲(chǔ)器的連接隨機(jī)存取存儲(chǔ)器現(xiàn)代微機(jī)的存儲(chǔ)體系存儲(chǔ)器概述5.3CPU與存儲(chǔ)器的連接RAM的擴(kuò)展1存儲(chǔ)器的譯碼25.3CPU與存儲(chǔ)器的連接RAM的擴(kuò)展1存儲(chǔ)器的譯碼25.3.1RAM的擴(kuò)展位擴(kuò)展字?jǐn)U展字位同時(shí)擴(kuò)展1.位擴(kuò)展位擴(kuò)展是指存儲(chǔ)芯片的單元數(shù)（即尋址空間）滿足要求而I/O位數(shù)不夠，需多片存儲(chǔ)芯片實(shí)現(xiàn)指定位數(shù)的數(shù)據(jù)I/O。位擴(kuò)展的特點(diǎn)：①每個(gè)存儲(chǔ)芯片的地址線和控制線（包括片選信號(hào)線、讀／寫信號(hào)線等）并聯(lián)在一起，以保證對(duì)每個(gè)芯片及內(nèi)部存儲(chǔ)單元的同時(shí)選中。②數(shù)據(jù)線分別連至數(shù)據(jù)總線的不同位上，以保證通過數(shù)據(jù)總線一次可訪問到指定位數(shù)數(shù)據(jù)。1.位擴(kuò)展例1：用1K×4的Intel2114芯片構(gòu)成lK×8的存儲(chǔ)器系統(tǒng)。

1.位擴(kuò)展硬件連線1.位擴(kuò)展

地址分配2.字?jǐn)U展例2：用2K×8的Intel2716ROM芯片組成8K×8的存儲(chǔ)器系統(tǒng)。

適用于存儲(chǔ)芯片的I/O位數(shù)滿足要求而尋址空間不夠的情況

2.字?jǐn)U展硬件連線27162716271627162.字?jǐn)U展地址分配3.字位同時(shí)擴(kuò)展當(dāng)存儲(chǔ)器芯片的單元數(shù)和I/O位數(shù)均不符合存儲(chǔ)器系統(tǒng)的要求，就需要用多片這樣的芯片同時(shí)進(jìn)行字?jǐn)U展和位擴(kuò)展，以滿足系統(tǒng)的要求。例3：用1K×4的2114芯片組成2K×8的存儲(chǔ)器系統(tǒng)。

3.字位同時(shí)擴(kuò)展硬件連線3.字位同時(shí)擴(kuò)展地址分配5.3CPU與存儲(chǔ)器的連接RAM的擴(kuò)展1存儲(chǔ)器的譯碼25.3.2存儲(chǔ)器的譯碼存儲(chǔ)器與地址總線的連接，包括兩方面內(nèi)容：一是高位地址線譯碼，用以選擇存儲(chǔ)芯片；二是低位地址線連接，用以通過片內(nèi)地址譯碼器選擇存儲(chǔ)單元。線選法全譯碼法部分譯碼法1．線選法線選法是指高位地址線不經(jīng)過譯碼，直接作為存儲(chǔ)芯片的片選信號(hào)。特點(diǎn)：每根高位地址線接一塊芯片，用低位地址線實(shí)現(xiàn)片內(nèi)尋址。結(jié)構(gòu)簡單，但地址空間浪費(fèi)大，整個(gè)存儲(chǔ)器地址空間不連續(xù)，而且由于部分地址線未參加譯碼，還會(huì)出現(xiàn)地址重疊。A0～A10（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCS1111A11A12A13A14線選法結(jié)構(gòu)線選法結(jié)構(gòu)例3：假定某微機(jī)系統(tǒng)的存儲(chǔ)容量為8KB，CPU尋址空間為64KB（即地址總線為16位），所用芯片容量為2KB（即片內(nèi)地址為11位）。

2．全譯碼法全譯碼法是指將地址總線中除片內(nèi)地址以外的全部高位地址接到譯碼器的輸入端參與譯碼。特點(diǎn)采用全譯碼法，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重疊，但譯碼電路較復(fù)雜，連線也較多。當(dāng)存儲(chǔ)器容量小于可尋址的存儲(chǔ)空間時(shí)，可從譯碼器輸出線中選出連續(xù)的幾根作為片選控制，多余的令其空閑，以便需要時(shí)擴(kuò)充。全譯碼結(jié)構(gòu)例1：設(shè)CPU尋址空間為64KB（地址總線為16位），存儲(chǔ)器由8片容量為8KB的芯片構(gòu)成。3．部分譯碼法