2022年EDA行業(yè)深度分析報(bào)告

2022年EDA行業(yè)深度分析報(bào)告

錄

1EDA用于IC自動(dòng)化輔助設(shè)計(jì),是集成電路賦能基石.......................................................3

1.1EDA是集成電路行業(yè)的基石..........................................................................3

1.2EDA應(yīng)用于集成電路各個(gè)環(huán)節(jié)........................................................................5

1.3摩爾定律推動(dòng)EDA不斷發(fā)展.........................................................................8

2全球EDA行業(yè)呈現(xiàn)寡頭壟斷趨勢(shì)......................................................................11

2.1全球EDA行業(yè)市場(chǎng)規(guī)模穩(wěn)步成長(zhǎng)....................................................................11

2.2EDA三巨頭：Synopsys、Cadence.SiemensEDA.............................................................................................12

2.3國(guó)際巨頭重視并購(gòu)擴(kuò)張、研發(fā)投入、人才引進(jìn).........................................................17

3國(guó)產(chǎn)EDA工具市占率較低，點(diǎn)工具成為未來(lái)突破口......................................................20

3.1我國(guó)EDA工具發(fā)展曲折而緩慢......................................................................20

3.2EDA是卡硬件脖子的技術(shù)...........................................................................20

3.3國(guó)產(chǎn)EDA工具加速突圍............................................................................22

4投資建議...........................................................................................25

4.1行業(yè)投資建議：自主可控勢(shì)在必行，國(guó)產(chǎn)EDA公司加速突圍............................................25

4.2重點(diǎn)公司：概倫電子、華大九天、廣立微、芯愿景.....................................................26

5風(fēng)險(xiǎn)提示...........................................................................................43

插圖目錄.............................................................................................44

表格目錄.............................................................................................45

1EDA用于IC自動(dòng)化輔助設(shè)計(jì)，是集成電路賦能基石

1.1EDA是集成電路行業(yè)的基石

EDA處于集成電路產(chǎn)業(yè)上游，為IC設(shè)計(jì)、制造等提供自動(dòng)化輔肋設(shè)計(jì)服努。EDA（電子設(shè)

計(jì)自動(dòng)化Electronicdesignautomation）是指利用計(jì)算機(jī)輔助來(lái)完成超大規(guī)模集成電路芯片

的功能設(shè)計(jì)、綜合、驗(yàn)證、物理設(shè)計(jì)（包括布局、布線、版圖、設(shè)計(jì)規(guī)則檢查等）等流程的軟件

工具。EDA是集成電路產(chǎn)業(yè)鏈最上游、最高端的產(chǎn)業(yè)，驅(qū)動(dòng)著芯片設(shè)計(jì)、制造和終端應(yīng)用的發(fā)

展。利用EDA工具，設(shè)計(jì)師可以從概念、算法、協(xié)議等開(kāi)始設(shè)計(jì)電子系統(tǒng)，完成電子產(chǎn)品從電

路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過(guò)程，優(yōu)化芯片制造工藝，驅(qū)動(dòng)芯片產(chǎn)業(yè)

鏈下游環(huán)節(jié)發(fā)展。

圖1:EDA位于集成電路產(chǎn)業(yè)鏈上游支撐位

上游支撐中游制造下游應(yīng)用

設(shè)計(jì)：規(guī)格定制、硬件語(yǔ)言描述、工業(yè)產(chǎn)品：機(jī)器人、工控設(shè)備、

!各類技術(shù)服務(wù)：電路分析、布圖

；分析、IP授權(quán)仿制模擬驗(yàn)證、邏輯合成、電路汽車電子、生物醫(yī)療、航空航天

檢測(cè)模擬驗(yàn)證、電路布局與環(huán)繞等

生產(chǎn)：利用一系列標(biāo)準(zhǔn)的（薄膜/消費(fèi)電子產(chǎn)品：可穿戴設(shè)備、無(wú)

軟件工具：EDA厚膜）加工工藝將版圖結(jié)構(gòu)轉(zhuǎn)移人機(jī)、人工智能、智能家居、電

到晶圓上，形成立體化電路源等

/設(shè)備：光刻機(jī)、刻蝕機(jī)、涂膠顯

封裝：屬后端工藝，對(duì)進(jìn)行封

:影機(jī)、、、離子注入機(jī)、ic

CVDPVD裝保護(hù)、管腳引出，形成芯片產(chǎn)計(jì)算機(jī)相關(guān)產(chǎn)品：CPU、GPU、

!測(cè)試機(jī)、探針臺(tái)、鍵合機(jī)、劃片存儲(chǔ)、顯示、網(wǎng)絡(luò)設(shè)備等

品

'帽

l材料：硅片、光刻膠、掩膜版、測(cè)試：貫穿IC制造的全流程，主

通信周邊產(chǎn)品：衛(wèi)星、基站、手

特種電子氣體、化學(xué)試劑、拋光要包括設(shè)計(jì)驗(yàn)證、過(guò)程工藝控制

I機(jī)、線纜等

!材料檢驗(yàn)、晶圓測(cè)試及成品測(cè)試等

資料來(lái)源：華大九天招股說(shuō)明書，民生證券研究院

EDA杠桿效應(yīng)較大，是集成電路產(chǎn)業(yè)乃至全球數(shù)字經(jīng)濟(jì)的基石。從市場(chǎng)規(guī)模來(lái)看根據(jù)SEMI

的數(shù)據(jù)，2020年全球EDA行業(yè)市場(chǎng)規(guī)模為114.67億美元，支撐著年產(chǎn)值幾百億美元的IC設(shè)

備行業(yè)、年產(chǎn)值幾千億美元的IC制造行業(yè)、年產(chǎn)值幾萬(wàn)億美元的電子產(chǎn)業(yè)、以及年產(chǎn)值幾十萬(wàn)

億美元的數(shù)字經(jīng)濟(jì)。EDA是這條倒金字塔型產(chǎn)業(yè)鏈的基石，是集成電路、電子信息、乃至全球數(shù)

字經(jīng)濟(jì)的賦能者。

圖2:半導(dǎo)體產(chǎn)業(yè)鏈倒金字塔結(jié)構(gòu)

▼

資料來(lái)源：ICWorld,民生證券研究院

EDA可以降低芯片設(shè)計(jì)風(fēng)險(xiǎn)、減少試錯(cuò)成本。由于芯片產(chǎn)品一經(jīng)制造就無(wú)法更改，其設(shè)計(jì)

的復(fù)雜度和高昂的制造和研發(fā)費(fèi)用決定了需要通過(guò)EDA進(jìn)行虛擬的設(shè)計(jì)、模擬和仿真，EDA工

具在此過(guò)程中可用于：1)降低設(shè)計(jì)風(fēng)險(xiǎn)。芯片設(shè)計(jì)本身具有風(fēng)險(xiǎn),需要大量驗(yàn)證流程和工作，

EDA能夠?qū)?fù)雜物理問(wèn)題用量化模型高度精確表述，在虛擬軟件中模擬電路過(guò)程，再現(xiàn)芯片開(kāi)

發(fā)過(guò)程中的各種效應(yīng)，從而發(fā)現(xiàn)潛在設(shè)計(jì)缺陷和風(fēng)險(xiǎn)；2)減少試錯(cuò)成本。EDA能夠確保在邏輯

功能正確的前提下模擬和分析得出特定半導(dǎo)體工藝在各種條件下性能、功耗、成本等的最優(yōu)解，

解決多目標(biāo)約束問(wèn)題，減少試錯(cuò)成本；3)驗(yàn)證模型一致性，確保多個(gè)設(shè)計(jì)環(huán)節(jié)中芯片保持邏輯

功能一致。

EDA工具技術(shù)的進(jìn)步和應(yīng)用一直以來(lái)是推動(dòng)芯片設(shè)計(jì)成本保持在合理范圍的重要方式，根

據(jù)加州大學(xué)圣迭戈分校AndrewKahng教授在2013年的推測(cè)，2011年設(shè)計(jì)一款消費(fèi)級(jí)應(yīng)用

處理器芯片的成本約4000萬(wàn)美元，如果不考慮1993年至2009年的EDA技術(shù)進(jìn)步，相關(guān)設(shè)計(jì)

成本可能高達(dá)77億美元，EDA技術(shù)進(jìn)步讓設(shè)計(jì)效率提升近200倍。

圖3:EDA技術(shù)進(jìn)步與芯片設(shè)計(jì)成本關(guān)系

(2023)超級(jí)計(jì)算機(jī)級(jí)服務(wù)器

+100%硬件，+75%軟件工作效率

(2017)異構(gòu)(AMP)并行處理器

+100%硬件，+100%軟件工作效率

(2013)可重復(fù)使用的平臺(tái)模塊

+200%硬件，+100%軟件工作效率

120.0.全部軟件工程費(fèi)用

+ESDA工具費(fèi)用

(

爐

郎

火

山

)

旺

群

注：ESDA：電子系統(tǒng)開(kāi)發(fā)工具EDA：集成電路設(shè)計(jì)工具

資料來(lái)源：賽迪研究院，民生證券研究院

1.2EDA應(yīng)用于集成電路各個(gè)環(huán)節(jié)

EDA工具可分類為：IC設(shè)計(jì)軟件、電子電路設(shè)計(jì)與仿真工具、PCB設(shè)計(jì)軟件、PLD設(shè)計(jì)工

具等。1)IC設(shè)計(jì)軟件涵蓋了設(shè)計(jì)輸入、邏輯綜合、布局布線、物理驗(yàn)證、模擬電路仿真器等子

工具，Synopsys、Cadence、MentorGraphics為全球主要的IC軟件供應(yīng)商；2)電子電路設(shè)

計(jì)與仿真工具主要是幫助設(shè)計(jì)人員通過(guò)模擬電路設(shè)計(jì)進(jìn)行分析和改進(jìn)優(yōu)化，現(xiàn)有主流工具包括

SPICE、EWB等；3)PCB設(shè)計(jì)軟件用于畫板級(jí)電路圖、布局布線和仿真，主流軟件包括ProteL

CadencePSD等;4)PLD設(shè)計(jì)工具是一種由用戶根據(jù)需要自行構(gòu)造邏輯功能的數(shù)字集成電路，

主要廠商有ALTERA和Xilinx.

表1:EDA工具分類

分類功能主要軟件主要廠商

設(shè)計(jì)輸入、邏輯綜合、布局布線、Composer.Viewdraw.VHDL、Synopsys、Cadence、Mentor

IC設(shè)計(jì)軟件

物理驗(yàn)證、模擬電路仿真器VerilogHDLGraphics

幫助設(shè)計(jì)人員通過(guò)模擬電路設(shè)

電子電路設(shè)計(jì)與仿真工具SPICE、EWB、MatlabInteracTIveImageTechnologicLtd

計(jì)進(jìn)行分析和改進(jìn)優(yōu)化

ProtelOrCAD、CadencePSD、

PCB設(shè)計(jì)軟件畫板級(jí)電路圖、布局布線和仿真xProtelTechnology.Cadence

Viewlogic

由用戶根據(jù)需要自行構(gòu)造邏輯MAX+PLUSn、

PLD設(shè)計(jì)工具ALTERA、Xilinx、Lattice

功能Vertex\ispLSI2000/5000/8000

資料來(lái)源：Elecfans,民生證券研究院

根據(jù)所設(shè)計(jì)的集成電路類型不同，EDA主要分為數(shù)字電路設(shè)計(jì)的EDA工具和模擬電路設(shè)計(jì)

的EDA工具。另外，平板顯示電路的設(shè)計(jì)環(huán)節(jié)也需要相應(yīng)的平板顯示電路設(shè)計(jì)EDA工具支撐。

集成電路制造環(huán)節(jié)不僅需要工藝中涉及工藝開(kāi)發(fā)、良率優(yōu)化的EDA工具，也需要模擬設(shè)計(jì)和數(shù)

字設(shè)計(jì)相關(guān)的EDA工具輔助，EDA架起了設(shè)計(jì)和制造溝通的橋梁。

圖4:集成電路設(shè)計(jì)和制造流程、關(guān)鍵環(huán)節(jié)及相應(yīng)EDA支撐關(guān)系

集成電溫制造

集成電路設(shè)計(jì)階段集成電路制造

-工藝平臺(tái)開(kāi)發(fā)階段-晶元生產(chǎn)階段

資料來(lái)源：概倫電子招股說(shuō)明書，民生證券研究院

(1)數(shù)字電路設(shè)計(jì)

傳統(tǒng)的數(shù)字芯片設(shè)計(jì)方法是自底向上的，即首先確定構(gòu)成系統(tǒng)的最底層的電路模塊或元件

的結(jié)構(gòu)和功能，然后根據(jù)主系統(tǒng)的功能要求，將它們組合成更大的功能塊，使它們的結(jié)構(gòu)和功能

滿足高層系統(tǒng)的要求。從繪制硅片版圖開(kāi)始，由版圖級(jí)、門級(jí)、RTL級(jí)、行為級(jí)、功能級(jí)，直至

系統(tǒng)級(jí)的設(shè)計(jì)，自底向上的設(shè)計(jì)方法導(dǎo)致任何一級(jí)出現(xiàn)錯(cuò)誤都必須從頭開(kāi)始。

EDA的出現(xiàn)和快速發(fā)展使得自頂向下的設(shè)計(jì)方法成為可能。自頂向下的設(shè)計(jì)方法即先定義

系統(tǒng)最高邏輯層次的功能模塊，而后根據(jù)頂層模塊的需求來(lái)定義子模塊，然后逐層繼續(xù)分解，最

終達(dá)到底層物理設(shè)計(jì).設(shè)計(jì)過(guò)程包括從自然語(yǔ)言說(shuō)明到VHDL的系統(tǒng)行為描述，從模塊分解、

RTL模型建立、門級(jí)電路生成到物理布線實(shí)現(xiàn)底層電路，抽象級(jí)別由高到低。

圖5:數(shù)字芯片設(shè)計(jì)全流程

資料來(lái)源：EDA技術(shù)實(shí)用教程，民生證券研究院

表2:數(shù)字電路設(shè)計(jì)基本步驟

基本步驟具體方法

系統(tǒng)定義是進(jìn)行集成電路設(shè)計(jì)的最初規(guī)劃，在此階段設(shè)計(jì)人員需要考慮系統(tǒng)的宏觀功能。設(shè)計(jì)人員可能會(huì)使

用一些高抽象級(jí)建模語(yǔ)言和工具來(lái)完成硬件的描述，例如C語(yǔ)言、C++、SystemC.SystemVerilog等事

務(wù)級(jí)建模語(yǔ)言,以及Simulink和MATLAB等工具對(duì)信號(hào)進(jìn)行建模。系統(tǒng)定義階段,設(shè)計(jì)人員還對(duì)芯片預(yù)

期的工藝、功耗、時(shí)脈頻率、工作溫度等性能指標(biāo)進(jìn)行規(guī)劃。

目前的集成電路設(shè)計(jì)常常在寄存器傳輸級(jí)上進(jìn)行,利用硬件描述語(yǔ)言來(lái)描述數(shù)字集成電路的信號(hào)儲(chǔ)存以及

信號(hào)在寄存器、存儲(chǔ)器、組合邏輯設(shè)備和總線等邏輯單元之間傳輸?shù)那闆r。在設(shè)計(jì)寄存器傳輸級(jí)代碼時(shí)，設(shè)

,計(jì)人員會(huì)將系統(tǒng)定義轉(zhuǎn)換為寄存器傳輸級(jí)的描述。設(shè)計(jì)人員在這一抽象層次最常使用的兩種硬件描述語(yǔ)言

寄存器傳輸級(jí)設(shè)計(jì)

是Verilog.VHDL,二者分別于1995年和1987年由電氣電子工程師學(xué)會(huì)（IEEE）標(biāo)準(zhǔn)化。正由于有著硬

件描述語(yǔ)言，設(shè)計(jì)人員可以把更多的精力放在功能的實(shí)現(xiàn)上，這比以往直接設(shè)計(jì)邏輯門級(jí)連線的方法學(xué)具有

更高的效率。

設(shè)計(jì)人員完成寄存器傳輸級(jí)設(shè)計(jì)之后，會(huì)利用測(cè)試平臺(tái)、斷言等方式來(lái)進(jìn)行功能驗(yàn)證，檢驗(yàn)項(xiàng)目設(shè)計(jì)是否與

、人之前的功能定義相符，如果有誤，則需要檢測(cè)之前設(shè)計(jì)文件中存在的漏洞?，F(xiàn)代超大規(guī)模集成電路的整個(gè)設(shè)

設(shè)計(jì)驗(yàn)證

計(jì)過(guò)程中，驗(yàn)證所需的時(shí)間和精力越來(lái)越多，甚至都超過(guò)了寄存器傳輸級(jí)設(shè)計(jì)本身，人們專門針對(duì)驗(yàn)證開(kāi)發(fā)

了新的工具和語(yǔ)言。

工程師設(shè)計(jì)的硬件描述語(yǔ)言代碼一般是寄存器傳輸級(jí)的，在進(jìn)行物理設(shè)計(jì)之前，需要使用邏輯綜合工具將寄

邏輯綜合存器傳輸級(jí)代碼轉(zhuǎn)換到針對(duì)特定工藝的邏輯門級(jí)網(wǎng)表，并完成邏輯化簡(jiǎn)。和人工進(jìn)行邏輯優(yōu)化需要借助卡諾

圖等類似，電子設(shè)計(jì)自動(dòng)化工具來(lái)完成邏輯綜合也需要特定的算法（如奎因-麥克拉斯基算法等）來(lái)化簡(jiǎn)設(shè)

計(jì)人員定義的邏輯函數(shù)。邏輯綜合工具會(huì)產(chǎn)生一個(gè)優(yōu)化后的門級(jí)網(wǎng)表，但是這個(gè)網(wǎng)表仍然是基于硬件描述語(yǔ)

言的，這個(gè)網(wǎng)表在半導(dǎo)體芯片中的走線將在物理設(shè)計(jì)中來(lái)完成。

為了上啜門級(jí)網(wǎng)表和寄存器傳輸級(jí)的等效性，可以通過(guò)生成諸如不二可滿足性、二元決策圖等途徑來(lái)完成形

等效性檢查

式等效性檢查(形本正I

現(xiàn)代集成電路的時(shí)鐘頻率已經(jīng)到達(dá)了兆赫茲級(jí)別，而大量模塊內(nèi)、模塊之間的時(shí)序關(guān)系極其復(fù)雜，[13]:7-8

時(shí)序分析因此，除了需要驗(yàn)證電路的邏輯功能，還需要進(jìn)行時(shí)序分析，即對(duì)信號(hào)在傳輸路徑上的延遲進(jìn)行檢直，判斷

其是否符合時(shí)序收斂要求。

邏輯綜合完成之后，通過(guò)引入器件制造公司提供的工藝信息，前面完成的設(shè)計(jì)將進(jìn)入布圖規(guī)劃、布局、布線

物理設(shè)計(jì)階段，工程人員需要根據(jù)延遲、功耗、面積等方面的約束信息，合理設(shè)置物理設(shè)計(jì)工具的參數(shù)，不斷調(diào)試，

以獲取最佳的配置，從而決定組件在晶圓上的物理位置。

資料來(lái)源：Wikipedia,民生證券研究院

(2)模擬電路設(shè)計(jì)

模擬芯片主要包括電源管理芯片和信號(hào)鏈芯片，模擬芯片設(shè)計(jì)流程主要包括行結(jié)構(gòu)設(shè)計(jì)、版

圖設(shè)計(jì)、功能和物理驗(yàn)證，這一流程包括原理圖編輯、電路仿真、版圖編輯、物理驗(yàn)證、寄生參

數(shù)提取、可靠性分析等環(huán)節(jié)。在模擬電路設(shè)計(jì)的各個(gè)環(huán)節(jié)均需要用到EDA工具，包括原理圖編

輯工具、版圖編輯工具、電路仿真工具、物理驗(yàn)證工具、寄生參數(shù)提取工具和可靠性分析工具等。

圖6:模擬芯片設(shè)計(jì)流程

:原理圖包含抽象化的器件符號(hào)及連線，這些符號(hào)表示晶體管、電阻、

原理圖編輯:電容等

:用電路仿真工具模擬電路的功能、性能等，根據(jù)仿真結(jié)果不斷優(yōu)化電；

電路仿真

I路設(shè)計(jì)I

:包括版圖的布局和布線，通過(guò)版圖設(shè)計(jì)工具將每個(gè)器件放置?」合適位；

版圖編輯:置，并用圖形將各個(gè)器件進(jìn)行正確的連接I

!確保版圖與原理圖一致并且符合晶圓制造的要求

物理驗(yàn)證

I

:對(duì)版圖進(jìn)行寄生參數(shù)提取，產(chǎn)生包含寄生參數(shù)的后仿真電路

寄生參數(shù)提取

I

!對(duì)版圖進(jìn)行寄生參數(shù)提取，產(chǎn)生包含寄生參數(shù)的后仿真電路

版圖后仿真及分析

?

資料來(lái)源：華大九天招股說(shuō)明書，民生證券研究院

(3)平板顯示電路設(shè)計(jì)

平板顯示設(shè)計(jì)EDA面向面板廠商，F(xiàn)PD設(shè)計(jì)流程包括電路原理圖設(shè)計(jì)、布圖設(shè)計(jì)、電路仿

真、電路布圖寄生參數(shù)提取、電路設(shè)計(jì)驗(yàn)證等，類似于模擬集成電路的設(shè)計(jì)流程，但也有其獨(dú)特

的設(shè)計(jì)流程和設(shè)計(jì)方法。與集成電路設(shè)計(jì)類似，EDA也是平板顯示電路設(shè)計(jì)的基石。

圖7:平板顯示電路設(shè)計(jì)流程

資料來(lái)源：與非網(wǎng)，民生證券研究院

(4)晶圓制造

EDA不僅應(yīng)用于芯片設(shè)計(jì)環(huán)節(jié)，也廣泛應(yīng)用于晶圓制造，是連接集成電路設(shè)計(jì)和制造兩個(gè)

環(huán)節(jié)的橋梁和紐帶。在工藝平臺(tái)開(kāi)發(fā)階段，晶圓廠完成半導(dǎo)體器件和制造工藝的設(shè)計(jì)后，需要借

助EDA工具建立器件模型、生成PDK以及IP和標(biāo)準(zhǔn)單元庫(kù)，此外晶圓制造過(guò)程中光刻計(jì)算、

良率提升也需要借助EDA大數(shù)據(jù)軟件工具。晶圓制造EDA工具包括器件模型提取工具、工藝和

器件仿真(TCAD)PDK開(kāi)發(fā)與驗(yàn)證、計(jì)算光刻、掩膜版校準(zhǔn)、掩膜版合成和良率分析等工具。

表3:晶圓制造主要EDA工具

晶圓制造EDA工具具體描述

器件模型是工藝器件功能與性能的數(shù)學(xué)表征，它利用數(shù)學(xué)方程、等效電路及工藝數(shù)據(jù)擬合等方法對(duì)器件電流

器件模型提取工具

電壓關(guān)系等進(jìn)行精確描述，是電路仿真的重要基礎(chǔ)。

存儲(chǔ)器編譯器開(kāi)發(fā)工具存儲(chǔ)器編譯器是晶圓制造廠為客戶提供的重要基礎(chǔ)IP之一，用來(lái)生成不同容量的存儲(chǔ)器及相關(guān)數(shù)據(jù)文件。

通過(guò)電路仿真的方式提取標(biāo)準(zhǔn)單元的時(shí)序、功耗等特征值，建立標(biāo)準(zhǔn)單元邏輯信息模型文件的過(guò)程稱之為標(biāo)

單元庫(kù)特征化提取工具

準(zhǔn)單元庫(kù)的特征化提取。

對(duì)單元庫(kù)和IP進(jìn)行較全面的質(zhì)量檢查和性能分析,保證單元庫(kù)和IP的正確性、一致性以及和設(shè)計(jì)需求之間

單元庫(kù)/IP質(zhì)量驗(yàn)證工具

的適配性，確保集成之后的功能和性能指標(biāo)符合設(shè)計(jì)預(yù)期。

資料來(lái)源：華大九天官網(wǎng)，民生證券研究院

1.3摩爾定律推動(dòng)EDA不斷發(fā)展

在EDA出現(xiàn)以前，由于當(dāng)時(shí)的集成電路復(fù)雜度遠(yuǎn)不及現(xiàn)在，設(shè)計(jì)人員必須手工完成集成電路

的設(shè)計(jì)、布線等工作。隨著半導(dǎo)體行業(yè)的發(fā)展，集成電路的復(fù)雜程度呈幾何式上升。一方面，根據(jù)

摩爾定律，集成電路上可容納的晶體管數(shù)目約每隔18-24個(gè)月便會(huì)增加一倍，設(shè)計(jì)人員必須使用

EDA工具設(shè)計(jì)幾十萬(wàn)到數(shù)十億晶體管的復(fù)雜集成電路，以減少設(shè)計(jì)偏差、提高流片成功率及節(jié)省

流片費(fèi)用。另一方面，集成電路工藝制程不斷微縮，晶圓制造、封測(cè)EDA工具亦在不斷向新材料、

新工藝方向演進(jìn)。

圖8:摩爾定律表示集成電路晶體管數(shù)量增長(zhǎng)趨勢(shì)

Transistorcount

so.ooo.ooaooo

10,000,000,000

5.000.000.000

1.000.000,000

soo.ooaooo

]oo100aooo

50,000,000

10.000.000

5.000,000

1.000.000

500,000

100.000

saooo

IOOOO，*,

$.000?

?.

i.ooo'""

FFF*0產(chǎn)/卡谷/SFF6S0///產(chǎn)/百武武產(chǎn)

資料來(lái)源：Wikipedia,民生證券研究院

EDA技術(shù)經(jīng)歷了智能化程度不斷提高的三個(gè)發(fā)展階段:

1)早期CAD階段。設(shè)計(jì)人員早期依靠手工完成電路圖的輸入、布局和布線。20世紀(jì)70年

代起，中小規(guī)模集成電路開(kāi)始出現(xiàn)，由于傳統(tǒng)的手工制圖方式效率低、花費(fèi)大、周期長(zhǎng)，設(shè)計(jì)人員

開(kāi)始借助于計(jì)算機(jī)完成電路圖、PCB的設(shè)計(jì)，將設(shè)計(jì)過(guò)程中高重復(fù)性的繁雜勞動(dòng)，如布圖布線工

作用CAD(ComputerAssistDesign)工具代替，主要功能是交互圖形編輯，設(shè)計(jì)規(guī)則檢杳,解

決晶體管級(jí)版圖設(shè)計(jì)、PCB布局布線、門級(jí)電路模擬測(cè)試等。

2)EDA發(fā)展階段。20世紀(jì)80年代是EDA技術(shù)的發(fā)展和完善階段，即進(jìn)入到CARComputer

AssistEngineeringDesign)階段。由于集成電路規(guī)模的逐步擴(kuò)大和電子系統(tǒng)的日趨復(fù)雜，人們

進(jìn)一步開(kāi)發(fā)設(shè)計(jì)軟件，將各個(gè)CAD工具集成為系統(tǒng)，從而加強(qiáng)了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，該時(shí)

期的EDA技術(shù)已經(jīng)延伸到半導(dǎo)體芯片的設(shè)汁，生產(chǎn)出可編程的半導(dǎo)體芯片。

3)EDA成熟階段。20世紀(jì)90年代以后半導(dǎo)體技術(shù)持續(xù)飛速發(fā)展，單個(gè)芯片上可集成的晶

體管數(shù)量達(dá)到上億個(gè)，這給EDA技術(shù)提出了更高的要求，出現(xiàn)了以高級(jí)語(yǔ)言描述、系統(tǒng)級(jí)仿真和

綜合技術(shù)為特征的EDA技術(shù)。同時(shí)也促進(jìn)了EDA技術(shù)的大發(fā)展，各公司相繼開(kāi)發(fā)出大規(guī)模的EDA

軟件系統(tǒng)。

圖10：EDA發(fā)展歷程

「贏吊示電贏次蠡電誕百

?輸入、布局和布線已經(jīng)無(wú)法滿足設(shè)計(jì)精度和效率的需求。設(shè)

；計(jì)師開(kāi)始郃踩用CAD(ComputerAssistDesign)工具各

?整個(gè)設(shè)計(jì)工程自動(dòng)化，不再僅僅滿足于完成光刻掩模版的出

［圖。

確著翡髓羸麗逅嬴礴璃罐劄麗而

?Verilog出現(xiàn)并被應(yīng)用，EDA技術(shù)得到發(fā)展和完善，進(jìn)入

!CAE(ComputerAssistEngineeringDesign)階段。并且

?這一階段的EDA技術(shù)延伸到半導(dǎo)體芯片的設(shè)計(jì)，生產(chǎn)出可編

［程半導(dǎo)體芯片，為EDA的商業(yè)化打下良好撤出。

!隨著硬件語(yǔ)言的柿隹俯口顆電路蝴方法的不斷發(fā)展，

?EDA設(shè)討工具被普及和發(fā)展。設(shè)計(jì)師開(kāi)始從電路設(shè)計(jì)轉(zhuǎn)向系

?統(tǒng)設(shè)計(jì)，EDA工具真正實(shí)現(xiàn)了設(shè)計(jì)的自動(dòng)化。這一階段EDA

；技術(shù)特征是高級(jí)語(yǔ)言描述、系統(tǒng)級(jí)仿真和綜合技術(shù).

資料來(lái)源：半導(dǎo)體行業(yè)觀察，民生證券研究院

2全球EDA行業(yè)呈現(xiàn)寡頭壟斷趨勢(shì)

2.1全球EDA行業(yè)市場(chǎng)規(guī)模穩(wěn)步成長(zhǎng)

全球EDA市場(chǎng)規(guī)模穩(wěn)步增長(zhǎng)。近年來(lái)，隨著半導(dǎo)體集成電路技術(shù)的迅速發(fā)展，全球芯片設(shè)

計(jì)、制造中對(duì)EDA工具需求加大，EDA市場(chǎng)規(guī)模逐年遞增。根據(jù)SEMI的數(shù)據(jù)，2020年全球

EDA市場(chǎng)規(guī)模為114.67億美元。同比增速為11.62%,2012-2020年復(fù)合增速為7.28%。雖然

相對(duì)于千億美元以上規(guī)模的集成電路產(chǎn)業(yè)，EDA市場(chǎng)規(guī)模相對(duì)較小，但EDA是整個(gè)集成電路產(chǎn)

業(yè)的根基。

圖11：全球EDA行業(yè)市場(chǎng)規(guī)模

■全球EDA行業(yè)市場(chǎng)規(guī)模（億美元，左軸）yoy（右軸）

14015%

12j0lirfflWl；

201220132014201520162017201820192020

資料來(lái)源：概倫電子招股說(shuō)明書，民生證券研究院

CR3占據(jù)全球EDA市場(chǎng)77.7%份額，行業(yè)壟斷特征明顯。經(jīng)過(guò)30余年的發(fā)展整合，全球

EDA行業(yè)呈現(xiàn)較為明顯的寡頭壟斷特征，根據(jù)賽迪智庫(kù)數(shù)據(jù)，2020年行業(yè)前三大巨頭新思科技

（Synopsys\鏗騰電子（Cadence）與西門子EDA（原MentorGraphics）占據(jù)全球約77.7%

的市場(chǎng)份額。我國(guó)自主EDA軟件雖然發(fā)展較早，但由于受到西方禁運(yùn)、特定時(shí)期沒(méi)有受到足夠

的支持等因素，發(fā)展歷程曲折而緩慢，國(guó)產(chǎn)EDA廠商市場(chǎng)占比仍然較小。

圖12:全球EDA市場(chǎng)競(jìng)爭(zhēng)格局

資料來(lái)源：ESDAlliance,民生證券研究院

技術(shù)壁壘、研發(fā)周期和資金壁壘是形成高壟斷的主因。1）技術(shù)壁壘：根據(jù)摩爾定律，半導(dǎo)體

行業(yè)更新迭代迅速，EDA工具也需要不斷更新升級(jí)以跟上產(chǎn)業(yè)發(fā)展。且EDA軟件和工藝綁定，工

藝每更新一次EDA就要同步更新，因此要求進(jìn)入者需擁有先進(jìn)的技術(shù)設(shè)備、大批具有專業(yè)知識(shí)的

研發(fā)人員、并積累豐富的研發(fā)經(jīng)驗(yàn)。新進(jìn)入者面臨高昂的進(jìn)入成本和技術(shù)壁壘。2）客戶認(rèn)證要求

高、周期長(zhǎng)：芯片設(shè)計(jì)和制造企業(yè)傾向于平臺(tái)化的EDA采購(gòu)，行業(yè)巨頭Synopsys和Cadence

通過(guò)多年的戰(zhàn)略并購(gòu)從技術(shù)層面覆蓋了全平臺(tái)，囊括前端設(shè)計(jì)、前端仿真四僉證、后端設(shè)計(jì)、后端

仿真/驗(yàn)證、流片等，實(shí)現(xiàn)全流程覆蓋。因此目前絕大多數(shù)芯片公司采購(gòu)的都是基于Synopsys和

Cadence的PDK工具包。3）奧金壁壘：EDA軟件的持續(xù)開(kāi)發(fā)迭代需要大量的資金投入，吸引大

量的人才。此外，業(yè)內(nèi)企業(yè)在發(fā)展壯大的過(guò)程中彳主往采取兼并收購(gòu)的方式，具有很高的資金壁壘。

圖13:全球EDA市場(chǎng)特征

EDA行業(yè)

資料來(lái)源：華大九天招股說(shuō)明書，民生證券研究院

2.2EDA三巨頭:Synopsys、Cadence、SiemensEDA

Synopsys（新思科技）:成立于1986年12月，總部位于美國(guó)加利福尼州山景城。該公司是

全球領(lǐng)先的EDA解決方案提供商及芯片接口IP供應(yīng)商，也是信息安全和軟件質(zhì)量的領(lǐng)導(dǎo)企業(yè)，為

全球電子市場(chǎng)提供技術(shù)先進(jìn)的IC設(shè)計(jì)與驗(yàn)證平臺(tái)，致力于復(fù)雜的片上系統(tǒng)（SoC）的開(kāi)發(fā)。

Synopsys完整、集成化的產(chǎn)品組合覆蓋了系統(tǒng)級(jí)設(shè)計(jì)、IP、設(shè)計(jì)實(shí)現(xiàn)、驗(yàn)證、制造、光學(xué)設(shè)計(jì)、

軟件開(kāi)發(fā)測(cè)試和現(xiàn)場(chǎng)可編程門陣列（FPG+B3A）等解決方案，可幫助設(shè)計(jì)人員解決所面臨的各種

關(guān)鍵挑戰(zhàn)，如功耗和良率管理、系統(tǒng)到芯片驗(yàn)證和實(shí)現(xiàn)時(shí)間等。這些技術(shù)領(lǐng)先的解決方案可幫助

Synopsys的客戶建立競(jìng)爭(zhēng)優(yōu)勢(shì)，既可以使最好的產(chǎn)品快速地上市，同時(shí)降低開(kāi)發(fā)成本和縮短開(kāi)發(fā)

時(shí)間.

Cadence（鏗騰電子）：總部位于美國(guó)加州圣何塞。Cadence是發(fā)展電子設(shè)計(jì)自動(dòng)化、軟件、

硬件和硅智產(chǎn)的公司?？蛻艨墒褂闷洚a(chǎn)品和服務(wù)用于設(shè)計(jì)和開(kāi)發(fā)復(fù)雜的集成電路和電子系統(tǒng)。公司

依托其產(chǎn)品和技術(shù)為平臺(tái)設(shè)定了四個(gè)項(xiàng)目：功能驗(yàn)證、數(shù)字集成電路的設(shè)計(jì)和實(shí)現(xiàn)、定制集成電路

的設(shè)計(jì)和驗(yàn)證、系統(tǒng)互聯(lián)設(shè)計(jì)。公司的解決方案旨在幫助客戶縮短將IC或電子設(shè)備打入市場(chǎng)的時(shí)

間，并減少他們的設(shè)計(jì)、開(kāi)發(fā)和制造成本。公司供應(yīng)的產(chǎn)品包括EDA軟件，仿真硬件以及驗(yàn)證IP

和設(shè)計(jì)IP兩大類知識(shí)產(chǎn)權(quán)。

MentorGr叩hies（現(xiàn)SiemensEDA）:成立于1981年4月，總部位于美國(guó)俄州威爾森維

爾。公司是全球EDA的領(lǐng)導(dǎo)廠商之一，也是電路板解決方案的市場(chǎng)領(lǐng)導(dǎo)者，主要提供電子設(shè)計(jì)自

動(dòng)化先進(jìn)系統(tǒng)電腦軟件與模擬硬件系統(tǒng)，用于自動(dòng)設(shè)計(jì)、分析及測(cè)試電子系統(tǒng)與零組件的電子硬體

與嵌入式系統(tǒng)軟體。該公司向全球銷售其產(chǎn)品，主要面向軍工及航空、通訊、電腦、消費(fèi)電子、半

導(dǎo)體、網(wǎng)絡(luò)、多媒體及運(yùn)輸行業(yè)的公司。2016年MentorGraphics被西門子收購(gòu)。

表4:全球三大EDA公司情況

公司SynopsysCadenceMentorGraphics

成立時(shí)間198619881981

總部美國(guó)硅谷美國(guó)加州美國(guó)俄亥俄州

全球員工數(shù)1636193005968

數(shù)字前端、數(shù)字后端

優(yōu)勢(shì)模擬設(shè)計(jì)和數(shù)字后端Calibresignoff和DFT

和PTsignoff

Polaris

TensilicaDSPIPCalibre

主要產(chǎn)品DesignWareIP

VirtuosoHyperlynx

Fusion

資料嫻：Wind,Wikipedia,蟠截至2021瞭報(bào),MentorGraphics數(shù)據(jù)截至2017年,民生證券研究院

圖14:全球三大EDA公司營(yíng)業(yè)收入（億美元）

■■■Synopsys營(yíng)收（億美元，左軸）^^■Cadence營(yíng)收（億美元，左軸）

MentorGraphics營(yíng)收（億美元，左軸）Synopsys同比（右軸）

Cadence同比（右軸）

資料來(lái)源：,Wind,民生證券研究院

注：由于MentorGraphics于2016年被西門子收購(gòu)，公開(kāi)的財(cái)務(wù)數(shù)據(jù)披露截止到2017年

圖15:全球三大EDA公司凈利潤(rùn)（億美元）

^^■Synopsys凈利潤(rùn)（億美元，左軸）Cadence凈利潤(rùn)（億美元，左軸）

MentorGraphics凈利潤(rùn)（億美元，左軸）?Synopsys同比（右軸）

Cadence同比（右軸）

500%

450%

400%

350%

300%

250%

200%

150%

100%

50%

0%

2006200720082009201020112012201320142015201620172018201920202021

資料來(lái)源：Wind,民生證券研究院

注：由于MentorGraphics于2016年被西門子收購(gòu)，公開(kāi)的財(cái)務(wù)數(shù)據(jù)披露截止到2017年

并購(gòu)整合助力Synopsys奠定市場(chǎng)龍頭地位。在進(jìn)入20世紀(jì)90年代后，為了完善自身業(yè)務(wù)

體系Synopsys開(kāi)啟并購(gòu)擴(kuò)張策略。根據(jù)Synopsys官網(wǎng)數(shù)據(jù),1990年到1999年之間Synopsys

共發(fā)起多次并購(gòu)，在邏輯綜合、模擬和測(cè)試三大領(lǐng)域確立技術(shù)領(lǐng)先定位，在十年期間公司的營(yíng)收復(fù)

合增速高達(dá)43.28%。2000年后,Synopsys的并購(gòu)規(guī)模繼續(xù)擴(kuò)張,其中Avanti的收購(gòu)助力

Synopsys公司奠定了市場(chǎng)龍頭地位。2002年，Synopsys宣布以83億美元收購(gòu)與Cadence結(jié)

束長(zhǎng)達(dá)五年商業(yè)機(jī)密糾紛的Avanti公司，并將AvantiAstro產(chǎn)品線直接銜接Synopsys前端和后

端工具,成為EDA行業(yè)中第一家能夠提供前后端完整IC設(shè)計(jì)方案的EDA工具廠商。收購(gòu)Avanti

后，Synopsys在2003年第二季度營(yíng)業(yè)收入較去年同期增長(zhǎng)57%,其EDA產(chǎn)品營(yíng)業(yè)收入首次超

過(guò)當(dāng)時(shí)的行業(yè)龍頭Cadence。

2008年后，Synopsys總營(yíng)業(yè)收入超越Cadence,成為全球EDA行業(yè)的龍頭，并在未來(lái)的

十幾年里始終保持著第一名的地位。Synopsys自成立三十年來(lái)發(fā)起了80余次規(guī)模不等的并購(gòu)交

易，不斷尋找行業(yè)內(nèi)已被市場(chǎng)證明的成功產(chǎn)品，或是新興技術(shù)領(lǐng)域的高潛力優(yōu)質(zhì)企業(yè)進(jìn)行兼并收

購(gòu)，鞏固和擴(kuò)大了技術(shù)實(shí)力，逐步發(fā)展為平臺(tái)化、一站式的EDA工具龍頭企業(yè)。

圖16:Synopsys成立后發(fā)起多次并購(gòu)

11900年：收購(gòu)Zycad公司的VHDL仿真業(yè)務(wù)，退出測(cè)試綜合產(chǎn)品

!1995年：收購(gòu)SiliconArchitects,獲得下T弋門陣列技術(shù)（基于單

?元陣列）的開(kāi)發(fā)技術(shù)

?1997年:收購(gòu)深亞微米分析的EpicDesignTechnology;收購(gòu)開(kāi)發(fā)

；高級(jí)仿真產(chǎn)品的ViewlogicSystems

?2022年：收購(gòu)Avanti,成為EDA行業(yè)中第一家能夠提供前后端完整

!IC設(shè)計(jì)方案的EDA工具廠商

；2008年：收購(gòu)Synplicity,進(jìn)入了FPGA領(lǐng)域和原型市場(chǎng)

?2010年：收購(gòu)OpticalResearchAssociates,晟立Synopsys-OSG

?部門，在半導(dǎo)體制造方面光學(xué)技術(shù)進(jìn)行突破，開(kāi)發(fā)下一代半導(dǎo)體芯片

?

'2012年：收購(gòu)當(dāng)時(shí)EDA行業(yè)市占率第四的Magma;收購(gòu)思源科技

!SpringSoft,完善糾錯(cuò)與全定制技術(shù)組合

；2016年：收購(gòu)Cigital和Codiscope,拓展軟件安全注銷解決方案

?2017年：收購(gòu)BlackDuck,提供軟件開(kāi)發(fā)全流程安全保障服務(wù)

12020年：收購(gòu)為半導(dǎo)體測(cè)試和生產(chǎn)提供大數(shù)據(jù)分析的Qualtera

資料來(lái)源：Synopsys官網(wǎng)，民生證券研究院

EDA&IP授權(quán)服務(wù)雙輪驅(qū)動(dòng)。Synopsys是最早進(jìn)入IP領(lǐng)域的一批EDA廠商之一，1992年

Synopsys推出DesignWareIP并不斷豐富該產(chǎn)品線功能。隨著近十年半導(dǎo)體IP市場(chǎng)快速增長(zhǎng)，

Synopsys對(duì)IP領(lǐng)域企業(yè)的收購(gòu)規(guī)模逐步擴(kuò)大，并在2014年推出IP提速計(jì)劃，幫助設(shè)計(jì)人員通

過(guò)更省力、低集成風(fēng)險(xiǎn)和更短開(kāi)發(fā)周期的方式實(shí)現(xiàn)IP集成，拓展了Synopsys的IP產(chǎn)品組合。目

前,Synopsys目前已成為全球僅次于ARM的第二大IP授權(quán)商，提供眾多IP授權(quán)服務(wù)，并在

有線接口類別中，Synopsys市占率排名第一，2018年其份額達(dá)到45%;在物理IP領(lǐng)域也占有

約35%的市場(chǎng)份額。

圖17:EDA&IP授權(quán)服務(wù)成為Synopsys的雙輪驅(qū)動(dòng)圖18:Synopsys對(duì)不同技術(shù)領(lǐng)域公司發(fā)起并購(gòu)（次）

■軟件安全&質(zhì)量■驗(yàn)證&原型硅智產(chǎn)

■硅工程■芯片設(shè)計(jì)

14

JJJJLIIJL

1990-20002000-20102010-2020

資料來(lái)源：Bloomberg,民生證券研究院資料來(lái)源：Synopsys官網(wǎng)，民生證券研究院

Cadence:外延并購(gòu)&自我革新不斷擴(kuò)張。根據(jù)前瞻產(chǎn)業(yè)研究院數(shù)據(jù)，自1988年成立后

Cadence累計(jì)發(fā)起62次并購(gòu),從外部獲得新的技術(shù)突破。1991年，Cadence收購(gòu)Valid,進(jìn)入

PCB設(shè)計(jì)領(lǐng)域，這次收購(gòu)之后Cadence公司收入和規(guī)模出現(xiàn)飛躍，成為當(dāng)時(shí)EDA行業(yè)的領(lǐng)導(dǎo)者

并保持龍頭地位長(zhǎng)達(dá)近二十年。2010年后Cadence技術(shù)創(chuàng)新的速度不斷加快。2013年.Cadence

推出Tempus時(shí)序簽核解決方案，掀起業(yè)界新一輪基于創(chuàng)新技術(shù)的數(shù)字設(shè)計(jì)工具浪潮。2015年

后，Cadence重新構(gòu)建先進(jìn)數(shù)字設(shè)計(jì)平臺(tái)產(chǎn)品線，并在功能驗(yàn)證領(lǐng)域、系統(tǒng)仿真分析領(lǐng)域?qū)で笮?/p>

的突破，憑借PalladiumZ1帶領(lǐng)市場(chǎng)進(jìn)入數(shù)據(jù)中心級(jí)仿真新時(shí)代。2019年，Cadence在系統(tǒng)仿

真分析領(lǐng)域進(jìn)行突破，先后推出了Clarity和Celsius等用于系統(tǒng)級(jí)的噪聲和熱分析工具，來(lái)應(yīng)對(duì)

智能化潮流。通過(guò)多次外延并購(gòu)和內(nèi)部整合革新,Cadence鞏固了其行業(yè)龍頭地位，其產(chǎn)品線涵

蓋電子設(shè)計(jì)的完整流程，并不斷尋求技術(shù)突破，成為智能系統(tǒng)設(shè)計(jì)全流程解決方案提供商。

圖19:Cadence重大收購(gòu)歷程

!1989年：收購(gòu)TangentSystems,推出時(shí)序驅(qū)動(dòng)ASIC布局和布線工具，成!

?為ICCAD頭號(hào)供應(yīng)商?

11990年：收購(gòu)GatewayDesignAutomation,將Verilog語(yǔ)言引入公開(kāi)應(yīng)i

；用領(lǐng)域，促進(jìn)了原理圖設(shè)計(jì)到硬件描述語(yǔ)言的轉(zhuǎn)變'

[1994年：收購(gòu)ComdiscoSystems和RedwoodDesignAutomation,普!

?及業(yè)內(nèi)苜批系統(tǒng)級(jí)設(shè)計(jì)技術(shù)（當(dāng)時(shí)被稱作電子系統(tǒng)設(shè)計(jì)自動(dòng)化ESDA）?

'1998年：收購(gòu)Quickturn,進(jìn)入仿真硬件和軟件市場(chǎng)?

1999年：收購(gòu)OrCAD,收獲EDA行業(yè)PCB板設(shè)計(jì)軟件及服務(wù)的最大客戶群；

!2001-2002年：進(jìn)行多項(xiàng)戰(zhàn)略性收購(gòu)最新的IC設(shè)計(jì)技術(shù)，包括CadMOS串

?擾喔聲分析技術(shù)、SiliconPerspectiv晦片虛擬原型技術(shù)、Plat。的

1NanoRoute技術(shù)和Simplex的信號(hào)與電源完整性技術(shù)

；2010年：收購(gòu)DenaliSoftware,