數(shù)字電路邏輯設(shè)計(jì)第三章詳解演示文稿

數(shù)字電路邏輯設(shè)計(jì)第三章詳解演示文稿第一頁，共一百零三頁。（優(yōu)選）數(shù)字電路邏輯設(shè)計(jì)第三章第二頁，共一百零三頁。3.1晶體管的開關(guān)特性

3.2TTL集成邏輯門

3.3MOS邏輯門電路

3.4CMOS電路第三頁，共一百零三頁。(a)二極管符號表示(b)二極管伏安特性

二極管符號表示及伏安特性

3.1晶體管的開關(guān)特性1．二極管的穩(wěn)態(tài)開關(guān)特性晶體三極管的開關(guān)特性第四頁，共一百零三頁。正向特性反向特性反向擊穿特性開啟電壓加正向電壓時(shí)導(dǎo)通，伏安特性很陡、壓降很小（硅管為

0.7V，鍺管為0.3V），可以近似看作是一個(gè)閉合的開關(guān)加反向電壓時(shí)截止，反向電流很小可以近似看作是一個(gè)斷開的開關(guān)。第五頁，共一百零三頁。1、理想模型2、恒壓降模型3、折線模型正向壓降為0，反向電流為0（正向?qū)ǚ聪蚪刂梗┕韫苷驂航禐?.7V，鍺管正向壓降為0.3V。反向截止第六頁，共一百零三頁。(1)加正向電壓VF時(shí)，二極管導(dǎo)通，管壓降VD可忽略。二極管相當(dāng)于一個(gè)閉合的開關(guān)。（a）二極管正向?qū)娐罚╞）二極管正向?qū)ǖ刃щ娐吠饧诱螂妷旱那闆r

3.1晶體管的開關(guān)特性第七頁，共一百零三頁。(2)加反向電壓VR時(shí)，二極管截止，反向電流IS可忽略。二極管相當(dāng)于一個(gè)斷開的開關(guān)。

（b）二極管反向截至等效電路可見，二極管在電路中表現(xiàn)為一個(gè)受外加電壓控制的開關(guān)。（a）二極管反向截至電路

外加反向電壓的情況

3.1晶體管的開關(guān)特性第八頁，共一百零三頁。2.二極管的動態(tài)特性在0～t1期間，vi＝

VF時(shí)，D導(dǎo)通，電路中有電流流過：RLvii＋－D1.二極管從正向?qū)ǖ椒聪蚪刂沟倪^程vitVF-VRIF-IRt1tstt0.1IRit第九頁，共一百零三頁。正向（飽和）電流愈大，電荷的濃度分布梯度愈大，存儲的電荷愈多，電荷消散所需的時(shí)間也愈長。產(chǎn)生反向恢復(fù)的過程的原因：存儲電荷消散需要時(shí)間第十頁，共一百零三頁。二極管與門電壓關(guān)系1).二極管與門UAUBVD1VD2UF00導(dǎo)通導(dǎo)通0.703導(dǎo)通截止0.730截止導(dǎo)通0.733導(dǎo)通導(dǎo)通3.7UAUBUF000010100111二極管與門真值表ABY3．二極管的應(yīng)用電路第十一頁，共一百零三頁。2）二極管或門ABY二極管或門電壓關(guān)系UAUBVD1VD2UF00截止截止003截止導(dǎo)通2.330導(dǎo)通截止2.333截止截止2.3UAUBUF000011101111二極管或門真值表AB第十二頁，共一百零三頁。并聯(lián)二極管上限幅電路并聯(lián)二極管下限幅電路3）限幅電路1）限幅電路。限幅電路是將輸入波形的一部分傳送到輸出端，而將其余部分抑制，從而實(shí)現(xiàn)對脈沖波形的變換或整形。從電路結(jié)構(gòu)結(jié)構(gòu)上看，限幅電路可分為串聯(lián)、并聯(lián)限幅兩種。第十三頁，共一百零三頁。雙向限幅電路第十四頁，共一百零三頁。例：圖示二極管限幅電路，R＝1k，UREF=2V，輸入信號為ui。(1)若ui為4V的直流信號，分別采用理想模型、恒壓降模型計(jì)算電流I和輸出電壓uo解：理想模型恒壓降模型第十五頁，共一百零三頁。（2）如果ui為幅度±4V的交流三角波，波形如圖（b）所示，分別采用理想二極管模型和恒壓降模型分析電路并畫出相應(yīng)的輸出電壓波形。解：理想模型（波形如圖所示）。0-4V4Vuit2V2Vuotui<UREF時(shí)，二極管反偏截止，相當(dāng)于開路，回路無電流，uo＝ui；Ui>UREF時(shí)，二極管正偏導(dǎo)通，相當(dāng)于短路，uo＝UREF；第十六頁，共一百零三頁。02.7Vuot0-4V4Vuit2.7V恒壓降模型（波形如圖所示）。ui<UREF+Uon時(shí)，二極管反偏截止，相當(dāng)于開路，回路無電流，uo=ui；Ui>UREF+Uon時(shí)，二極管正偏導(dǎo)通，相當(dāng)于短路，uo=UREF+Uon；第十七頁，共一百零三頁。2）鉗位電路。鉗位電路是將脈沖波形的頂部或底部鉗定在某一選定電平上。其實(shí)質(zhì)是由二極管的通斷來改變RC電路的充放電時(shí)間常數(shù)，使得電容C實(shí)現(xiàn)快充慢放或者慢充快放，達(dá)到鉗位波形的目的。第十八頁，共一百零三頁。晶體三極管的開關(guān)特性1.三極管穩(wěn)態(tài)開關(guān)特性

3.1晶體管的開關(guān)特性在數(shù)字電路中，三極管作為開關(guān)元件，主要工作在飽和和截止兩種開關(guān)狀態(tài)，放大區(qū)只是極短暫的過渡狀態(tài)。第十九頁，共一百零三頁。IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)

uI增大使

iB增大，從而工作點(diǎn)上移，iC增大，uCE減小。截止區(qū)uBE<UthBEC三極管截止?fàn)顟B(tài)等效電路

S為放大和飽和的交界點(diǎn)，這時(shí)的iB稱臨界飽和基極電流，用IB(sat)表示；相應(yīng)地，IC(sat)為臨界飽和集電極電流；UBE(sat)為飽和基極電壓；

UCE(sat)為飽和集電極電壓。對硅管，UBE(sat)0.7V，UCE(sat)0.3V。在臨界飽和點(diǎn)三極管仍然具有放大作用。

uI增大使uBE>Uth時(shí)，三極管開始導(dǎo)通，iB>0，三極管工作于放大導(dǎo)通狀態(tài)。第二十頁，共一百零三頁。IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)截止區(qū)uBE<UthBEC三極管截止?fàn)顟B(tài)等效電路uI=UIH三極管開通的條件和等效電路當(dāng)輸入uI為高電平，使iB≥

IB(sat)時(shí)，三極管飽和。

uBE+-uBE

UCE(sat)0.3V0，C、E間相當(dāng)于開關(guān)合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三極管飽和狀態(tài)等效電路第二十一頁，共一百零三頁。

iB愈大于IB(Sat)，則飽和愈深。由于UCE(Sat)

0，因此飽和后iC基本上為恒值，

iC

IC(Sat)=開關(guān)工作的條件

截止條件

飽和條件uBE＜

UthiB＞

IB(Sat)

可靠截止條件為uBE≤0

第二十二頁，共一百零三頁。三極管-----反相器電路可見，該電路在輸入低電平時(shí)輸出高電平，輸入高電平時(shí)輸出低電平，因此構(gòu)成三極管非門。

由于輸出信號與輸入信號反相，故又稱三極管反相器。輸入高電平時(shí)，晶體管飽和導(dǎo)通，UO=UCE0.3V，輸出低電平輸入低電平時(shí)，晶體管截止，UO

VCC=5V，輸出高電平第二十三頁，共一百零三頁。[例]下圖電路中=50,UBE(on)=0.7V,UIH=3.6V,UIL=0.3V,為使三極管開關(guān)工作,試選擇RB值,并對應(yīng)輸入波形畫出輸出波形。解：(1)根據(jù)開關(guān)工作條件確定RB取值uI=UIL=0.3V時(shí),三極管滿足截止條件uI=UIH=3.6V時(shí),為使三極管飽和,應(yīng)滿足iB>IB(sat)因?yàn)閕B=IHB-0.7VUR所以求得RB<29k，可取標(biāo)稱值27k。OuItUIHUIL+5V第二十四頁，共一百零三頁。(2)對應(yīng)輸入波形畫出輸出波形OuItUIHUIL可見，該電路在輸入低電平時(shí)輸出高電平，輸入高電平時(shí)輸出低電平，因此構(gòu)成三極管非門。三極管截止時(shí)，iC0，uO+5V三極管飽和時(shí)，uO

UCE(sat)0.3VOuO/Vt50.3第二十五頁，共一百零三頁。IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)

uI從UIL正跳到UIH時(shí)，三極管將由截止轉(zhuǎn)變?yōu)轱柡停?/p>

iC從0逐漸增大到IC(sat)，uC從VCC逐漸減小為UCE(sat)。

uI從UIH

負(fù)跳到時(shí)UIL，三極管不能很快由飽和轉(zhuǎn)變?yōu)榻刂?，而需要?jīng)過一段時(shí)間才能退出飽和區(qū)。2．三極管瞬態(tài)開關(guān)特性第二十六頁，共一百零三頁。IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)0.9IC(sat)ton0.1IC(sat)toff

uI正跳變到iC上升到0.9IC(sat)所需的時(shí)間ton稱為三極管開通時(shí)間。通常工作頻率不高時(shí)，可忽略開關(guān)時(shí)間，而工作頻率高時(shí)，必須考慮開關(guān)速度是否合適，否則導(dǎo)致不能正常工作。

uI負(fù)跳變到iC下降到0.1IC(sat)所需的時(shí)間toff稱為三極管關(guān)斷時(shí)間。通常toff>ton

開關(guān)時(shí)間主要由于電荷存儲效應(yīng)引起，要提高開關(guān)速度，必須降低三極管飽和深度，加速基區(qū)存儲電荷的消散。第二十七頁，共一百零三頁。CEBSBDBCE在普通三極管的基極和集電極之間并接一個(gè)肖特基勢壘二極管(簡稱SBD)。BCSBD抗飽和三極管的開關(guān)速度高

①沒有電荷存儲效應(yīng)②SBD的導(dǎo)通電壓只有0.1~0.3V而非0.7V，因此UBC=0.3V時(shí)，SBD便導(dǎo)通，使

UBC鉗在0.3V上，降低了飽和深度。第二十八頁，共一百零三頁。3.2.1TTL邏輯門電路1.TTL與非門電路輸入級是由多發(fā)射極晶體管T1和電阻R1組成的一個(gè)與門，其功能是實(shí)現(xiàn)輸入邏輯變量A、B、C的與運(yùn)算。中間級是由T2、R2及R3組成的一個(gè)電壓分相器，它在T2的發(fā)射極與集電極上分別得到兩個(gè)相位相反的電壓信號，用來控制輸出級晶體管T3和T4的工作狀態(tài)，使它們輪流導(dǎo)通。是由T3、D4、T4和R4構(gòu)成的一個(gè)非門。輸出級采用的推挽結(jié)構(gòu)，使T3、T4輪流導(dǎo)通（1）電路組成

3.2TTL集成邏輯門第二十九頁，共一百零三頁。多發(fā)射極三極管有0.3V箝位于1.0V全為3.6V集電結(jié)導(dǎo)通等效電路圖第三十頁，共一百零三頁。當(dāng)VT1輸入端有一個(gè)或數(shù)個(gè)為低電平時(shí)，輸出高電平。輸入低電平端對應(yīng)的發(fā)射結(jié)導(dǎo)通，

uB1=0.3V+0.7V=1V其他發(fā)射結(jié)因反偏而截止。0.3V3.6V3.6V1V截止截止

VT2和VT4均截止VT2截止使uC2

VCC=5V，

VT3和VD導(dǎo)通。

uF=VCC-UBE3-UD-IB3R2

≈

5V

-

0.7

V

-

0.7

V

=

3.6

V5V導(dǎo)通3.6

V輸出高電平，與非門處于關(guān)閉狀態(tài)。（2）功能分析第三十一頁，共一百零三頁。輸入均為高電平時(shí)，輸出低電平VT1集電結(jié)導(dǎo)通（倒置），VT2VT4飽和導(dǎo)通uB1=0.7V+0.7V+0.7V=2.1V，

uB3=0.7V+0.3V=1VVT3和VD截止，

UF=UCE4

0.3V3.6V3.6V3.6V倒置放大導(dǎo)通導(dǎo)通2.1V1V截止0.3V輸出低電平，與非門處于開門狀態(tài)第三十二頁，共一百零三頁。由此可見，電路的輸出和輸入之間滿足與非邏輯關(guān)系。在兩種工作狀態(tài)下，各晶體管工作情況如表所示：TTL與非門各級工作狀態(tài)輸入T1T2T3D4T4輸出與非門狀態(tài)全部為高電位倒置工作飽和截止截止飽和低電平VOL開門至少一個(gè)低電位深飽和截止導(dǎo)通導(dǎo)通截止高電平VOH關(guān)門第三十三頁，共一百零三頁。(3)推拉輸出電路和多發(fā)射極晶體管的作用T3組成射極輸出器，優(yōu)點(diǎn)是既能提高開關(guān)速度，又能提高負(fù)載能力。當(dāng)T2由飽和轉(zhuǎn)為截止時(shí)，T3和D導(dǎo)通，由于T3是射極輸出器，T4的集電極電阻很小，此時(shí)瞬間電流很大，從而加速了T4管脫離飽和的速度，使T4迅速截止。由于采用推拉式輸出級，與非門輸出低電平VT4處于深度飽和狀態(tài)，輸出電阻很低，輸出高電平時(shí)VT3和VD導(dǎo)通，組成射極跟隨器，其輸出電阻很低，因此無論哪種狀態(tài)輸出電阻都很低，都有很強(qiáng)的帶負(fù)載能力。第三十四頁，共一百零三頁。第三十五頁，共一百零三頁。3.2.2TTL與非門的主要外部特性TTL與非門的電壓傳輸特性3.2TTL集成邏輯門電壓傳輸特性測試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門電壓傳輸特性曲線

uI較小時(shí)工作于AB段，這時(shí)V2、V4截止，V3、D4導(dǎo)通，輸出恒為高電平，UOH3.6V，稱與非門工作在截止區(qū)或處于關(guān)門狀態(tài)。

uI較大時(shí)工作于BC段，uI的微小增大引起uO急劇下降，稱與非門工作在轉(zhuǎn)折區(qū)。

uI很大時(shí)工作于CD段，這時(shí)T2、T4飽和，輸出恒為低電平，UOL

0.3V，稱與非門工作在飽和區(qū)或處于開門狀態(tài)。0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門電壓傳輸特性曲線飽和區(qū)：與非門處于開門狀態(tài)。截止區(qū)：與非門處于關(guān)門狀態(tài)。轉(zhuǎn)折區(qū)--輸出電壓隨輸入電壓變化的特性第三十六頁，共一百零三頁。下面介紹與電壓傳輸特性有關(guān)的主要參數(shù)：有關(guān)參數(shù)0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL電壓傳輸特性曲線標(biāo)準(zhǔn)高電平USH

當(dāng)uO≥

USH時(shí)，則認(rèn)為輸出高電平，通常取USH=3V。標(biāo)準(zhǔn)低電平USL當(dāng)uO≤

USL時(shí)，則認(rèn)為輸出低電平，通常取USL=0.35V。關(guān)門電平UOFF保證輸出不小于標(biāo)準(zhǔn)高電平USH時(shí),允許的輸入低電平的最大值。開門電平UON保證輸出不高于標(biāo)準(zhǔn)低電平USL時(shí),允許的輸入高電平的最小值。閾值電壓UTH轉(zhuǎn)折區(qū)中點(diǎn)對應(yīng)的輸入電壓，又稱門檻電平。USH=3VUSL=0.35VUOFFUONUTH近似分析時(shí)認(rèn)為：uI>UTH，則與非門開通，輸出低電平UOL；uI<UTH，則與非門關(guān)閉，輸出高電平UOH。第三十七頁，共一百零三頁。噪聲容限越大，抗干擾能力越強(qiáng)。指輸入低電平時(shí)，允許的最大正向噪聲電壓。UNL=UOFF–

UIL

指輸入高電平時(shí)，允許的最大負(fù)向噪聲電壓。UNH=UIH–

UON

輸入信號上疊加的噪聲電壓只要不超過允許值，就不會影響電路的正常邏輯功能，這個(gè)允許值稱為噪聲容限。

輸入高電平噪聲容限UNH輸入低電平噪聲容限UNL第三十八頁，共一百零三頁。低電平噪聲容限：VNL=Voff-VIL

高電平噪聲容限：VNH=VIH-Von

抗干擾容限用來表征邏輯門的抗干擾能力，一旦干擾電平超過抗干擾容限，邏輯門將不能正常工作。第三十九頁，共一百零三頁。2.輸入特性輸入電流與輸入電壓之間的關(guān)系曲線，即iI=f(vI)（2）輸入漏電流IIH

輸入特性曲線（1）輸入短路電流IIS

輸入端接地時(shí)流經(jīng)輸入端的電流當(dāng)vI＞Vth時(shí)的輸入電流稱為輸入漏電流，其數(shù)值很小。輸入電流iI以流出T1發(fā)射極方向?yàn)檎５谒氖?，共一百零三頁。輸入?fù)載特性測試電路輸入負(fù)載特性曲線0uI/VR1/kUOFF1.1FNROFFRON（3）輸入負(fù)載特性

ROFF稱關(guān)門電阻。RI<ROFF時(shí)，相應(yīng)輸入端相當(dāng)于輸入低電平。對TTL系列，ROFF910。

RON稱開門電阻。RI>RON時(shí)，相應(yīng)輸入端相當(dāng)于輸入高電平。對TTL系列，RON3.2k。RONROFFUOFF第四十一頁，共一百零三頁。[例]下圖中，已知ROFF800，RON3k，試對應(yīng)輸入波形定性畫出TTL與非門的輸出波形。(a)(b)tA0.3V3.6VO不同TTL系列，RON、

ROFF不同。相應(yīng)輸入端相當(dāng)于輸入低電平，也即相當(dāng)于輸入邏輯0。邏輯0因此Ya輸出恒為高電平UOH。相應(yīng)輸入端相當(dāng)于輸入高電平，也即相當(dāng)于輸入邏輯1。邏輯1因此，可畫出波形如圖所示。YbtOYatUOHO解：圖(a)中，RI=300

<ROFF900圖(b)中，RI=5.1k>RON3.2k第四十二頁，共一百零三頁。3.輸出特性TTL與非門的輸出特性反映了輸出電壓和輸出電流的關(guān)系（1）與非門處于開態(tài)時(shí)：此時(shí)T4飽和，輸出低電平，輸出電流iL從負(fù)載流進(jìn)T4，形成灌電流。TTL與非門輸出低電平的輸出特性第四十三頁，共一百零三頁。（2）與非門處于關(guān)態(tài)時(shí)：此時(shí)T4截止，T3、D4導(dǎo)通，輸出高電平,負(fù)載電流為拉電流.

TTL與非門輸出高電平時(shí)的輸出特性

第四十四頁，共一百零三頁。由于三極管存在開關(guān)時(shí)間，元、器件及連線存在一定的寄生電容，因此輸入矩形脈沖時(shí)，輸出脈沖將延遲一定時(shí)間。輸入信號UOm0.5UOm0.5UImUIm輸出信號4.傳輸延遲時(shí)間輸入電壓波形下降沿0.5UIm處到輸出電壓上升沿0.5Uom處間隔的時(shí)間稱截止延遲時(shí)間tPLH。輸入電壓波形上升沿0.5UIm處到輸出電壓下降沿0.5Uom處間隔的時(shí)間稱導(dǎo)通延遲時(shí)間tPHL。平均傳輸延遲時(shí)間tpd

tPHLtPLH

tpd越小，則門電路開關(guān)速度越高，工作頻率越高。0.5UIm0.5UOm第四十五頁，共一百零三頁。5.功耗-延遲積常用功耗P和平均傳輸延遲時(shí)間tpd的乘積(簡稱功耗–

延遲積)來綜合評價(jià)門電路的性能，即M=Ptpd

性能優(yōu)越的門電路應(yīng)具有功耗低、工作速度高的特點(diǎn)，然而這兩者矛盾。M又稱品質(zhì)因素，值越小，說明綜合性能越好。第四十六頁，共一百零三頁。6TTL與非門的帶負(fù)載能力（1）灌電流負(fù)載當(dāng)驅(qū)動門輸出低電平時(shí),把允許灌入輸出端的電流定義為輸出低電平電流IOL。NOL稱為輸出低電平時(shí)的扇出系數(shù)扇入系數(shù)是指合格的輸入端的個(gè)數(shù)；扇出系數(shù)是指邏輯門輸出端最多能驅(qū)動同類門的個(gè)數(shù)。第四十七頁，共一百零三頁。（2）拉電流負(fù)載當(dāng)驅(qū)動門輸出高電平時(shí)，電流從驅(qū)動門拉出，把允許拉出輸出端的電流定義為輸出高電平電流IOH。NOH稱為輸出高電平時(shí)的扇出系數(shù)。

一般NOL≠NOH，常取兩者中的較小值作為門電路的扇出系數(shù)，用NO表示。第四十八頁，共一百零三頁。負(fù)載電流流入與非門的輸出端。負(fù)載電流從與非門的輸出端流向外負(fù)載。負(fù)載電流流入驅(qū)動門IOL負(fù)載電流流出驅(qū)動門IOH輸入均為高電平輸入有低電平輸出為低電平輸出為高電平灌電流負(fù)載拉電流負(fù)載不管是灌電流負(fù)載還是拉電流負(fù)載，負(fù)載電流都不能超過其最大允許電流，否則將導(dǎo)致電路不能正常工作，甚至燒壞門電路。實(shí)用中，邏輯門輸出低電平時(shí)的扇出系數(shù)一般小于輸出高電平時(shí)的扇出系數(shù)。常用扇出系數(shù)NOL表示電路負(fù)載能力。門電路輸出低電平時(shí)允許帶同類門電路的個(gè)數(shù)。

通常按照負(fù)載電流的流向?qū)⑴c非門負(fù)載分為

灌電流負(fù)載拉電流負(fù)載第四十九頁，共一百零三頁。1.TTL非門L+V123123D12313ATTT123Re21AL=A(a)(b)Rc2RCCRTc4b14請大家自行分析一下非門的工作原理！二、其他功能的

TTL門電路

第五十頁，共一百零三頁。2.TTL或非門TTL或非門電路

T1和T1′為輸入級；T2和T2′的兩個(gè)集電極并接，兩個(gè)發(fā)射極并接，構(gòu)成中間級；T3、D4和T4構(gòu)成推拉式輸出級。輸入端全部為低電平時(shí)，輸出高電平，有一個(gè)或兩個(gè)為高電平輸入時(shí)，輸出就為低電平，該電路實(shí)現(xiàn)或非邏輯功能。3.2TTL集成邏輯門第五十一頁，共一百零三頁。3.TTL異或門VCCT9T8DT6YTTL異或電路BAT2T3T7T4T5T1●●●pxy第五十二頁，共一百零三頁。使用時(shí)需外接上拉電阻RL

即Opencollectorgate，簡稱

OC門。

常用的有集電極開路與非門、三態(tài)門、或非門、與或非門和異或門等。它們都是在與非門基礎(chǔ)上發(fā)展出來的，TTL與非門的上述特性對這些門電路大多適用。VC可以等于VCC也可不等于VCC

4.集電極開路與非門1.

電路、邏輯符號和工作原理輸入都為高電平時(shí)，

V2和V5飽和導(dǎo)通，輸出為低電平UOL0.3V。輸入有低電平時(shí)，V2和V5截止，輸出為高電平UOH

VC。因此具有與非功能。

工作原理OC門第五十三頁，共一百零三頁。相當(dāng)于與門作用。因?yàn)閅1、Y2中有低電平時(shí)，Y為低電平；只有

Y1、Y2均為高電平時(shí)，Y才為高電平，故Y=Y1·Y2。2.

應(yīng)用(1)

實(shí)現(xiàn)線與兩個(gè)或多個(gè)OC門的輸出端直接相連，相當(dāng)于將這些輸出信號相與，稱為線與。

Y只有OC門才能實(shí)現(xiàn)線與。普通TTL門輸出端不能并聯(lián)，否則可能損壞器件。注意第五十四頁，共一百零三頁。說明:普通的TTL電路不能將輸出端連在一起,輸出端連在一起,可能使電路形成低阻通道,使電路因電流過大而燒毀;3.2TTL集成邏輯門第五十五頁，共一百零三頁。(2)驅(qū)動顯示器和繼電器等[例]下圖為用

OC門驅(qū)動發(fā)光二極管LED的顯示電路。已知LED的正向?qū)▔航礥F=2V，正向工作電流

IF=10mA，為保證電路正常工作，試確定RC的值。解：為保證電路正常工作，應(yīng)滿足因此RC=270

分析：該電路只有在A、B均為高電平，使輸出uO為低電平時(shí)，LED才導(dǎo)通發(fā)光；否則LED中無電流流通，不發(fā)光。要使LED發(fā)光，應(yīng)滿足

IRc

IF=10mA。第五十六頁，共一百零三頁。TTLCMOSRLVDD+5V(3)實(shí)現(xiàn)電平轉(zhuǎn)換

TTL與非門有時(shí)需要驅(qū)動其他種類門電路，而不同種類門電路的高低電平標(biāo)準(zhǔn)不一樣。應(yīng)用OC門就可以適應(yīng)負(fù)載門對電平的要求。

OC門的UOL0.3V，UOH

VDD，正好符合CMOS電路UIH

VDD，UIL0的要求。

VDDRL第五十七頁，共一百零三頁。即Tri-StateLogic門，簡稱TSL門。其輸出有高電平態(tài)、低電平態(tài)和高阻態(tài)三種狀態(tài)。三態(tài)輸出與非門電路

EN=1

時(shí)，P=0，uP=0.3V01100.3V1V導(dǎo)通截止截止另一方面，V1導(dǎo)通，uB1=0.3V+0.7V=1V,V2、V5截止。這時(shí)，從輸出端Y

看進(jìn)去，對地和對電源VCC都相當(dāng)于開路，輸出端呈現(xiàn)高阻態(tài)，相當(dāng)于輸出端開路。Y=AB1V導(dǎo)通截止截止Z這時(shí)VD導(dǎo)通，使uC2=0.3V+0.7V=1V，使V4截止。5.三態(tài)輸出門1.

電路、邏輯符號和工作原理工作原理

EN=0時(shí)，P=1，VD截止電路等效為一個(gè)輸入為A、B和1的TTL與非門。

Y=AB

第五十八頁，共一百零三頁。綜上所述，可見：只有當(dāng)使能信號EN=0時(shí)才允許三態(tài)門工作，故稱EN低電平有效。EN稱使能信號或控制信號，A、B稱數(shù)據(jù)信號。當(dāng)EN=0時(shí)，Y=AB，三態(tài)門處于工作態(tài)；當(dāng)EN=1時(shí)，三態(tài)門輸出呈現(xiàn)高阻態(tài)，又稱禁止態(tài)。第五十九頁，共一百零三頁。(a)電路當(dāng)EN=1時(shí),P=1,二極管截止,電路等效為普通與非門。2)當(dāng)EN=0,P=0,T4

和T5均截止,輸出高阻態(tài)“Z”。第六十頁，共一百零三頁。EN即Enable功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效使能端高電平有效功能表Z1AB0YENEN第六十一頁，共一百零三頁。2.

應(yīng)用

任何時(shí)刻EN1、EN2、

EN3中只能有一個(gè)為有效電平，使相應(yīng)三態(tài)門工作，而其他三態(tài)輸出門處于高阻狀態(tài)，從而實(shí)現(xiàn)了總線的復(fù)用。總線(1)構(gòu)成單向總線第六十二頁，共一百零三頁。DIDO/DIDO00高阻態(tài)工作DI

EN=0時(shí)，總線上的數(shù)據(jù)DI經(jīng)反相后在G2輸出端輸出。(2)構(gòu)成雙向總線DIDO/DIDO11工作DO高阻態(tài)

EN=1時(shí)，數(shù)據(jù)DO經(jīng)G1反相后傳送到總線上。DIDO/DIDO11工作DO高阻態(tài)

EN=1時(shí)，數(shù)據(jù)DO經(jīng)G1反相后傳送到總線上。DIDO/DIDO第六十三頁，共一百零三頁。

TTL集成門的類型很多,那么如何識別它們?各類型之間有何異同?如何選用合適的門?三、TTL集成門應(yīng)用要點(diǎn)

1.各系列

TTL集成門的比較與選用用于民品用于軍品具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)，但CT54系列更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作。按工作溫度和電源允許變化范圍不同分為CT74系列CT54系列第六十四頁，共一百零三頁。向高速發(fā)展向低功耗發(fā)展按平均傳輸延遲時(shí)間和平均功耗不同分向減小功耗-延遲積發(fā)展措施：增大電阻值措施：(1)

采用SBD和抗飽和三極管；(2)

采用有源泄放電路；(3)

減小電路中的電阻值。其中，LSTTL系列綜合性能優(yōu)越、品種多、價(jià)格便宜；ALSTTL系列性能優(yōu)于LSTTL，但品種少、價(jià)格較高，因此實(shí)用中多選用LSTTL。

CT74系列(即標(biāo)準(zhǔn)TTL)CT74L系列(即低功耗TTL簡稱LTTL)

CT74H系列(即高速TTL簡稱HTTL)CT74S系列(即肖特基TTL簡稱STTL)

CT74AS系列(即先進(jìn)肖特基TTL簡稱ASTTL)

CT74LS系列(即低功耗肖特基TTL簡稱LSTTL)CT74ALS系列(即先進(jìn)低功耗肖特基TTL簡稱LSTTL)

第六十五頁，共一百零三頁。集成門的選用要點(diǎn)(1)實(shí)際使用中的最高工作頻率fm應(yīng)不大于邏輯門最高工作頻率fmax的一半。實(shí)物圖片

(2)不同系列TTL中，器件型號后面幾位數(shù)字相同時(shí)，通常邏輯功能、外型尺寸、外引線排列都相同。但工作速

度(平均傳輸延遲時(shí)間tpd)和平均功耗不同。實(shí)際使用時(shí)，高速門電路可以替換低速的；反之則不行。例如CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00xx74xx00引腳圖雙列直插

14引腳四

2

輸入與非門第六十六頁，共一百零三頁。2.TTL集成邏輯門的使用要點(diǎn)(1)電源電壓用+5V，74系列應(yīng)滿足5V5%。(2)輸出端的連接普通TTL門輸出端不允許直接并聯(lián)使用。三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時(shí)刻只能有一個(gè)門工作，其他門輸出處于高阻狀態(tài)。集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源VCC之間應(yīng)接負(fù)載電阻RL。輸出端不允許直接接電源VCC或直接接地。輸出電流應(yīng)小于產(chǎn)品手冊上規(guī)定的最大值。第六十七頁，共一百零三頁。3.多余輸入端的處理與門和與非門的多余輸入端接邏輯1或者與有用輸入端并接。接VCC通過1~10k電阻接VCC與有用輸入端并接

TTL電路輸入端懸空時(shí)相當(dāng)于輸入高電平，做實(shí)驗(yàn)時(shí)與門和與非門等的多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾。第六十八頁，共一百零三頁。或門和或非門的多余輸入端接邏輯0或者與有用輸入端并接第六十九頁，共一百零三頁。[例]欲用下列電路實(shí)現(xiàn)非運(yùn)算，試改錯(cuò)。

(ROFF700，RON2.1k)第七十頁，共一百零三頁。解：OC門輸出端需外接上拉電阻RC5.1kΩY=1Y=0

RI>RON，相應(yīng)輸入端為高電平。510Ω

RI<ROFF，相應(yīng)輸入端為低電平。第七十一頁，共一百零三頁。是由增強(qiáng)型PMOS管和增強(qiáng)型NMOS管組成的互補(bǔ)對稱MOS門電路。比之TTL，其突出優(yōu)點(diǎn)為：微功耗、抗干擾能力強(qiáng)。主要要求：

掌握CMOS反相器的電路、工作原理和主要外特性。

了解CMOS數(shù)字集成電路的應(yīng)用要點(diǎn)。了解CMOS與非門、或非門、開路門、三態(tài)門和傳輸門的電路和邏輯功能。3.4

MOS集成邏輯門

第七十二頁，共一百零三頁。3.4.1MOS晶體管1．N溝道增強(qiáng)型MOS管（a）結(jié)構(gòu)示意圖（b）符號N溝道增強(qiáng)型MOS場效應(yīng)管3.4MOS邏輯門電路第七十三頁，共一百零三頁。2．增強(qiáng)型NMOS管的轉(zhuǎn)移特性曲線轉(zhuǎn)移特性曲線反映了當(dāng)vDS為常數(shù)時(shí)，vGS對iDS的控制作用

當(dāng)vGS<VGS(th)N時(shí)，iDS=0

當(dāng)vGS>VGS(th)N后，在vDS作用下形成iDS電流

N溝道MOS管轉(zhuǎn)移特性第七十四頁，共一百零三頁。3.MOS管分類

MOS管按其溝道和工作類型可分為四種

MOS管N溝道增強(qiáng)型(enhancementtypeNMOS)

P溝道增強(qiáng)型(enhancementtypePMOS)

N溝道耗盡型(depletiontypeNMOS)

P溝道耗盡型(depletiontypePMOS)

由于NMOS管溝道中的載流子是電子，其遷移率較高，工作速度較快，因而目前NMOS管應(yīng)用十分廣泛

由于空穴載流子的遷移率約為電子遷移率的一半，故PMOS管的工作速度較NMOS管的工作速度低。

P溝道耗盡型場效應(yīng)管較難于制造，在數(shù)字集成電路中很少使用。3.3MOS邏輯門電路第七十五頁，共一百零三頁。3.4.2MOS反相器MOS反相器分類電阻負(fù)載MOS電路E/EMOS（增強(qiáng)型/增強(qiáng)型MOS）反相器E/DMOS（增強(qiáng)型/耗盡型MOS）反相器CMOS（ComplementaryMOS）反相器CMOS電路的工作速度高，功耗小，并且可用正電源，便于和TTL電路連接，下面我們著重討論CMOS邏輯門。第七十六頁，共一百零三頁。AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB增強(qiáng)型NMOS管(驅(qū)動管)增強(qiáng)型PMOS管(負(fù)載管)構(gòu)成互補(bǔ)對稱結(jié)構(gòu)一、CMOS反相器

(一)電路基本結(jié)構(gòu)要求VDD>UGS(th)N+｜UGS(th)P｜且UGS(th)N=｜UGS(th)P｜UGS(th)N增強(qiáng)型NMOS管開啟電壓AuIYuOVDDSGDDGSBVPVNB

NMOS管的襯底接電路最低電位，PMOS管的襯底接最高電位，從而保證襯底與漏源間的PN結(jié)始終反偏。.uGSN+-增強(qiáng)型PMOS管開啟電壓uGSP+-UGS(th)PuGSN>UGS(th)N時(shí)，增強(qiáng)型NMOS管導(dǎo)通uGSN<UGS(th)N時(shí)，增強(qiáng)型NMOS管截止OiDuGSUGS(th)N增強(qiáng)型NMOS管轉(zhuǎn)移特性時(shí),增強(qiáng)型PMOS管導(dǎo)通時(shí),增強(qiáng)型PMOS管截止OiDuGSUGS(th)P增強(qiáng)型PMOS管轉(zhuǎn)移特性AuIYuOVDDSGDDGSBVPVNB(一)電路基本結(jié)構(gòu)

UIL=0V，UIH=VDD第七十七頁，共一百零三頁。AuIYuOVDDSGDDGSVP襯底BVN襯底B(二)工作原理ROFFNRONPuO+VDDSDDS導(dǎo)通電阻RON<<截止電阻ROFFRONNROFFPuO+VDDSDDS可見該電路構(gòu)成CMOS非門，又稱CMOS反相器。無論輸入高低，VN、VP中總有一管截止，使靜態(tài)漏極電流iD0。因此CMOS反相器靜態(tài)功耗極微小?！蜉斎霝榈碗娖?，UIL=0V時(shí)，uGSN=0V<UGS(th)N，UIL=0V截止uGSN+-VN截止，VP導(dǎo)通，導(dǎo)通uGSP+-uO

VDD為高電平。AuIYuOVDDSGDDGSVP襯底BVN襯底B截止uGSP+-導(dǎo)通uGSN+-◎輸入為高電平UIH=VDD時(shí)，uGSN=VDD>UGS(th)N,VN導(dǎo)通，VP截止，◎輸入為低電平UIL=0V時(shí)，uGSN=0V<UGS(th)N，VN截止，VP導(dǎo)通，uOVDD,為高電平。UIH=

VDDuO

0V，為低電平。第七十八頁，共一百零三頁。二、其他功能的

CMOS門電路

(一)CMOS與非門和或非門1.CMOS與非門

ABVDDVPBVPAVNAVNBY每個(gè)輸入端對應(yīng)一對NMOS管和PMOS管。NMOS管為驅(qū)動管，PMOS管為負(fù)載管。輸入端與它們的柵極相連。與非門結(jié)構(gòu)特點(diǎn)：驅(qū)動管相串聯(lián)，負(fù)載管相并聯(lián)。第七十九頁，共一百零三頁。ABVDDVPBVPAVNAVNBY

CMOS與非門工作原理11導(dǎo)通導(dǎo)通截止截止0驅(qū)動管均導(dǎo)通，負(fù)載管均截止，輸出為低電平。

◆當(dāng)輸入均為高電平時(shí)：低電平輸入端相對應(yīng)的驅(qū)動管截止，負(fù)載管導(dǎo)通，輸出為高電平。

◆當(dāng)輸入中有低電平時(shí)：ABVDDVPBVPAVNAVNBY0截止導(dǎo)通1因此Y=AB第八十頁，共一百零三頁。2.CMOS或非門

ABVDDVPBVPAVNAVNBY或非門結(jié)構(gòu)特點(diǎn)：驅(qū)動管相并聯(lián)，負(fù)載管相串聯(lián)。第八十一頁，共一百零三頁。YABuOuIVDD1漏極開路的CMOS與非門電路(二)漏極開路的

CMOS門簡稱OD門與

OC門相似，常用作驅(qū)動器、電平轉(zhuǎn)換器和實(shí)現(xiàn)線與等。Y

=

AB構(gòu)成與門構(gòu)成輸出端開路的非門需外接上拉電阻RD第八十二頁，共一百零三頁。C、C為互補(bǔ)控制信號由一對參數(shù)對稱一致的增強(qiáng)型NMOS管和PMOS管并聯(lián)構(gòu)成。PMOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)uO/uIVPCNMOSVN(三)CMOS傳輸門

工作原理

MOS管的漏極和源極結(jié)構(gòu)對稱，可互換使用，因此CMOS傳輸門的輸出端和輸入端也可互換。uOuIuIuO當(dāng)C=0V，uI=0~VDD時(shí)，VN、VP

均截止，輸出與輸入之間呈現(xiàn)高電阻，相當(dāng)于開關(guān)斷開。

uI不能傳輸?shù)捷敵龆?，稱傳輸門關(guān)閉。CC當(dāng)C=VDD，uI=0~VDD時(shí)，VN、VP中至少有一管導(dǎo)通，輸出與輸入之間呈現(xiàn)低電阻，相當(dāng)于開關(guān)閉合。

uO=uI，稱傳輸門開通。

C=1，C=0時(shí)，傳輸門開通，uO=uI；

C=0，C=1時(shí)，傳輸門關(guān)閉，信號不能傳輸。第八十三頁，共一百零三頁。PMOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)uO/uIVPCNMOSVN傳輸門是一個(gè)理想的雙向開關(guān)，可傳輸模擬信號，也可傳輸數(shù)字信號。TGuI/uOuO/uICC傳輸門邏輯符號

TG即

TransmissionGate的縮寫(三)CMOS傳輸門

第八十四頁，共一百零三頁。在反相器基礎(chǔ)上串接了PMOS管VP2和NMOS管VN2，它們的柵極分別受EN和EN控制。(四)CMOS三態(tài)輸出門AENVDDYVP2VP1VN1VN2低電平使能的CMOS三態(tài)輸出門工作原理001導(dǎo)通導(dǎo)通Y=A110截止截止Z

EN=1時(shí)，VP2、VN2均截止，輸出端Y呈現(xiàn)高阻態(tài)。因此構(gòu)成使能端低電平有效的三態(tài)門。

EN=0時(shí)，VP2和VN2導(dǎo)通，呈現(xiàn)低電阻，不影響CMOS反相器工作。

Y=AEN第八十五頁，共一百零三頁。三、CMOS數(shù)字集成電路應(yīng)用要點(diǎn)

(一)CMOS數(shù)字集成電路系列CMOS4000

系列

功耗極低、抗干擾能力強(qiáng)；電源電壓范圍寬VDD=3~15V；工作頻率低，fmax=5MHz；驅(qū)動能力差。高速CMOS系列

(又稱HCMOS系列)

功耗極低、抗干擾能力強(qiáng)；電源電壓范圍VDD=2~6V；工作頻率高，fmax=50MHz；驅(qū)動能力強(qiáng)。

提高速度措施：減小MOS管的極間電容。

由于CMOS電路UTH

VDD/

2，噪聲容限UNL

UNH

VDD/

2，因此抗干擾能力很強(qiáng)。電源電壓越高，抗干擾能力越強(qiáng)。第八十六頁，共一百零三頁。民品軍品VDD=2~6V

T表示與

TTL兼容VDD=4.5~5.5VCC54HC/74HC系列CC54HC/74HC系列

TT按電源電壓不同分為按工作溫度不同分為CC74系列CC54系列高速

CMOS

系列第八十七頁，共一百零三頁。1.注意不同系列

CMOS電路允許的電源電壓范圍不同，一般多用+5V。電源電壓越高，抗干擾能力也越強(qiáng)。

(二)CMOS集成邏輯門使用要點(diǎn)

2.

閑置輸入端的處理不允許懸空。

可與使用輸入端并聯(lián)使用。但這樣會增大輸入電容，使速度下降，因此工作頻率高時(shí)不宜這樣用。與門和與非門的閑置輸入端可接正電源或高電平；或門和或非門的閑置輸入端可接地或低電平。第八十八頁，共一百零三頁。了解TTL和CMOS電路的主要差異。

了解集成門電路的選用和應(yīng)用。

TTL和CMOS電路比較第八十九頁，共一百零三頁。一、CMOS門電路比之

TTL的主要特點(diǎn)

注意：CMOS電路的扇出系數(shù)大是由于其負(fù)載門的輸入阻抗很高，所需驅(qū)動功率極小，并非CMOS電路的驅(qū)動能力比TTL強(qiáng)。實(shí)際上CMOS4000系列驅(qū)動能力遠(yuǎn)小于TTL，HCMOS驅(qū)動能力與TTL相近。功耗極低抗干擾能力強(qiáng)電源電壓范圍寬輸出信號擺幅大(UOH

VDD，UOL0V)

輸入阻抗高扇出系數(shù)大第九十頁，共一百零三頁。二、集成邏輯門電路的選用

根據(jù)電路工作要求和市場因素等綜合決定若對功耗和抗干擾能力要求一般，可選用

TTL電路。目前多用74LS系列，它的功耗較小，工作頻率一般可用至20MHz；如工作頻率較高，可選用CT74ALS系列，其工作頻率一般可至50MHz。若要求功耗低、抗干擾能力強(qiáng)，則應(yīng)選用

CMOS電路。其中CMOS4000系列一般用于工作頻率1MHz以下、驅(qū)動能力要求不高的場合；HCMOS常用于工作頻率20MHz以下、要求較強(qiáng)驅(qū)動能力的場合。第九十一頁，共一百零三頁。解：三、集成邏輯門電路應(yīng)用舉例

[例]試改正下圖電路的錯(cuò)誤，使其正常工作。CMOS門TTL門OD門(a)(b)(c)(d)VDDCMOS門Ya=ABVDDYb=

A

+

BTTL門OD門Yc=

AVDDENYd=ABEN

=

1

時(shí)EN

=

0

時(shí)OD門&TTL門懸空≥CMOS門懸空第九十二頁，共一百零三頁?？捎脙杉夒娐?個(gè)與非門實(shí)現(xiàn)之[例]試分別采用與非門和或非門實(shí)現(xiàn)與門和或門。解：(1)

用與非門實(shí)現(xiàn)與門設(shè)法將Y=AB用與非式表示因?yàn)閅=AB=AB因此，用與非門實(shí)現(xiàn)的與門電路為Y

=

AB將與非門多余輸入端與有用端并聯(lián)使用構(gòu)成非門第九十三頁，共一百零三頁?？捎脙杉夒娐?/p>

3個(gè)與非門實(shí)現(xiàn)(2)

用與非門實(shí)現(xiàn)或門因此，用與非門實(shí)現(xiàn)的或門電路為Y

=

A

+

B因?yàn)?/p>

Y

=

A

+

B

=

A

+

B=

A

·

B設(shè)法將

Y

=

A

+

B

用與非式表示實(shí)現(xiàn)A實(shí)現(xiàn)B第九十四頁，共一百零三頁。可用兩級電路

3個(gè)或非門實(shí)現(xiàn)之。(3)

用或非門實(shí)現(xiàn)與門設(shè)法將Y=AB用或非式表示因此，用或非門實(shí)現(xiàn)的與門電路為因?yàn)?/p>

Y

=

AB

=

A

·