第二章IA結(jié)構(gòu)的微處理器優(yōu)秀文檔

微機原理

第二章IA-32結(jié)構(gòu)的微處理器(1)本章主要學(xué)習(xí)內(nèi)容8086CPU的基本性能指標8086/8088CPU的內(nèi)部結(jié)構(gòu)及其寄存器結(jié)構(gòu)

8086CPU的外部引腳特性

8086CPU的存儲器和I/O組織

8086的時鐘和總線概念及其最小/最大工作方式微機原理

第二章IA-32結(jié)構(gòu)的微處理器(2)本章學(xué)習(xí)目標：能夠正確描述微處理器的主要性能指標了解8086的內(nèi)部結(jié)構(gòu)并說明每一部分的功能及工作原理記住8086的寄存器結(jié)構(gòu),并說明它們的主要用途知道8086的引腳特性及其中某些引腳在兩種工作方式下的功能定義,什么是最大方式和最小方式.能說出8086與8088的不同之處掌握8086最小方式下的總線時序能夠正確描述8086的存儲器組織和IO端口組織．微機原理

第二章IA-32結(jié)構(gòu)的微處理器(3)學(xué)習(xí)重點及難點學(xué)習(xí)重點：8086微處理器的組成及其寄存器結(jié)構(gòu)；8086微處理器的存儲器組織和I/O端口組織學(xué)習(xí)難點8086微處理器的存儲器組織和I/O端口組織微機原理

第二章IA-32結(jié)構(gòu)的微處理器(4)2.1微處理器的性能描述(1)字長：指它在交換、加工和存放信息時，其信息位的最基本的長度，它決定一次傳送的二進制的位數(shù)。

字長由微處理器對外數(shù)據(jù)總線的條數(shù)決定。8086的外部數(shù)據(jù)總線有16條，所以其字長為16。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(5)2.1微處理器的性能描述(2)指令數(shù)：指一種微處理器能執(zhí)行的指令的個數(shù)。運算速度：用基本指令執(zhí)行時間來衡量計算機的運算速度。寄存器加法指令了解8086的內(nèi)部結(jié)構(gòu)并說明每一部分的功能及工作原理程序中的指令只涉及16位地址，減短了指令長度，提高了執(zhí)行程序的速度。信號的有效形式:指的是引腳信號是什么電平有效。微機原理第二章IA-32結(jié)構(gòu)的微處理器(32)最大工作方式是相對最小工作方式而言的，它主要用在中等或大規(guī)模的8086系統(tǒng)中。RD讀控制信號(輸出，三態(tài)，低電平有效)：有效時，表示8086正在通過總線進行數(shù)據(jù)的讀(輸入)操作，可能是讀存儲器或讀I/O設(shè)備。各種處理器產(chǎn)品都規(guī)定了此時鐘頻率的范圍，例如最早的8086主頻最高為。若是低位字節(jié)在偶數(shù)地址中(即從偶數(shù)地址開始存放)為規(guī)則存放，這樣存放的字稱為規(guī)則字。信號的有效形式:指的是引腳信號是什么電平有效。如果測到無效，CPU將插入等待周期Tw指令數(shù)：指一種微處理器能執(zhí)行的指令的個數(shù)。38086的引腳特性18086的內(nèi)部結(jié)構(gòu)微機原理

第二章IA-32結(jié)構(gòu)的微處理器(6)訪存空間：訪存空間是指由該微處理器構(gòu)成的系統(tǒng)所能訪問(Access)的存儲單元數(shù)。此單元數(shù)是由傳送地址信息的地址總線的條數(shù)決定的。例如:8086有20條地址線,可表示220個地址,其訪存空間為220。2.1微處理器的性能描述(3)微機原理

第二章IA-32結(jié)構(gòu)的微處理器(7)2.1微處理器的性能描述(4)關(guān)于存儲容量1Byte=8bit1頁面=28B1KB=210B1MB=210KB1GB=210MB1TB=210GB微機原理

第二章IA-32結(jié)構(gòu)的微處理器(8)2.1微處理器的性能描述(5)高速緩存擴展閱讀:了解高速緩存虛擬存儲空間能否構(gòu)成多處理器系統(tǒng)工藝形式及其他微機原理

第二章IA-32結(jié)構(gòu)的微處理器(9)2.28086/8088微處理器2.2.18086的內(nèi)部結(jié)構(gòu)2.2.28086的寄存器結(jié)構(gòu)2.2.38086的引腳特性2.2.48086與8088比較2.2.58086的時鐘與總線周期的概念2.2.68086/8088的工作方式2.2.78086/8088的總線操作時序2.2.8存儲器組織2.2.9I/O端口組織微機原理

第二章IA-32結(jié)構(gòu)的微處理器(10)8086的內(nèi)部結(jié)構(gòu)2.28086/8088微處理器微機原理

第二章IA-32結(jié)構(gòu)的微處理器(11)2.2.28086的寄存器結(jié)構(gòu)通用寄存器組數(shù)據(jù)寄存器（AX、BX、CX、DX）指針寄存器堆棧指針寄存器SP基址指針寄存器BP變址寄存器源變址寄存器SI目的變址寄存器DI微機原理

第二章IA-32結(jié)構(gòu)的微處理器(12)段寄存器:8086CPU共有4個16位的段寄存器，用來存放每一個邏輯段的段起始地址。CS：代碼段寄存器DS：數(shù)據(jù)段寄存器SS：堆棧段寄存器ES：附加段寄存器2.2.28086的寄存器結(jié)構(gòu)微機原理

第二章IA-32結(jié)構(gòu)的微處理器(13)狀態(tài)標志寄存器F（9個狀態(tài)標志位)狀態(tài)標志：狀態(tài)標志用來反映EU執(zhí)行算術(shù)和邏輯運算以后的結(jié)果特征。標志名稱值為0值為1CF進位無進位或借位有進位或借位PF奇偶有奇數(shù)個1有偶數(shù)個1AF輔助進位低4位無進位或借位低4位有進位或借位ZF零結(jié)果不為0結(jié)果為0SF符號結(jié)果為正數(shù)結(jié)果為負數(shù)OF溢出無溢出有溢出2.2.28086的寄存器結(jié)構(gòu)微機原理

第二章IA-32結(jié)構(gòu)的微處理器(14)控制標志位：控制CPU的操作標志名稱值為0值為1DF方向數(shù)據(jù)串指令以地址的遞增順序?qū)?shù)據(jù)串進行處理數(shù)據(jù)串指令以地址的遞減順序?qū)?shù)據(jù)串進行處理IF中斷允許關(guān)中斷開中斷TF陷阱CPU正常工作單步運行2.2.28086的寄存器結(jié)構(gòu)微機原理

第二章IA-32結(jié)構(gòu)的微處理器(15)指令指針寄存器IP16位寄存器，存放EU要執(zhí)行的下一條指令的偏移地址。該寄存器的內(nèi)容只有在執(zhí)行轉(zhuǎn)移類指令時才會由轉(zhuǎn)移地址改變。2.2.28086的寄存器結(jié)構(gòu)微機原理

第二章IA-32結(jié)構(gòu)的微處理器(16)2.2.38086的引腳特性在學(xué)習(xí)8086引腳特性時，我們應(yīng)特別注意以下一些問題：信號的功能

信號分類的觀點:按照3總線的分類的觀點將各引腳信號分為數(shù)據(jù)總線DB、地址總線AB、控制總線CB，這樣有利于對信號功能的理解。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(17)信號的流動方向:指的是引腳信號相對于CPU流動的方向。可以有輸入(IN)、輸出(OUT)、雙向(IN/OUT)三種情況。

信號的有效形式:指的是引腳信號是什么電平有效?？赡苁歉唠娖接行В虻碗娖接行?，還可能是上升沿有效，或下降沿有效。

信號多功能、分時使用的情況

2.2.38086的引腳特性微機原理

第二章IA-32結(jié)構(gòu)的微處理器(18)2.2.38086的引腳特性8086引腳的分類地址/數(shù)據(jù)總線地址/狀態(tài)總線控制總線電源和地址其它控制線微機原理

第二章IA-32結(jié)構(gòu)的微處理器(19)微機原理

第二章IA-32結(jié)構(gòu)的微處理器(20)地址/數(shù)據(jù)總線AD15～AD0(雙向，三態(tài))：分時復(fù)用的地址總線低16位A15-A0和數(shù)據(jù)總線D15-D0。在進行DMA時，這些線處于浮空狀態(tài)，即輸出高阻態(tài)。地址/狀態(tài)總線A19/S6，A18/S5，A17/S4，A16/S3(輸出，三態(tài))：A19～A16是地址總線的高4位；S6～S5是狀態(tài)信號。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(21)控制總線BHE(BusHighEnable)/S7：總線高８位開放/狀態(tài)信號(輸出，三態(tài))，BHE在T1狀態(tài)輸出，其有效表示CPU要使用數(shù)據(jù)總線的高8位，即D15-D8進行數(shù)據(jù)傳輸。S7信號8086作為備用，目前暫無定義。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(22)RD讀控制信號(輸出，三態(tài)，低電平有效)：有效時，表示8086正在通過總線進行數(shù)據(jù)的讀(輸入)操作，可能是讀存儲器或讀I/O設(shè)備。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(23)READY等待狀態(tài)控制(輸入，高電平有效)：在總線操作周期中，8086CPU會在第3個時鐘周期的前沿測試該引腳如果測到高有效，CPU直接進入第4個時鐘周期如果測到無效，CPU將插入等待周期TwCPU在等待周期中仍然要監(jiān)測READY信號，有效則進入第4個時鐘周期，否則繼續(xù)插入等待周期Tw。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(24)TEST等待測試(輸入，低電平有效)當(dāng)CPU執(zhí)行WAIT指令時，他將在每個時鐘周期對該引腳進行測試：如果無效，則程序踏步并繼續(xù)測試；如果有效，則程序恢復(fù)運行也就是說，WAIT指令使CPU產(chǎn)生等待，直到引腳有效為止微機原理

第二章IA-32結(jié)構(gòu)的微處理器(25)INTR中斷請求(輸入，高電平有效)這是可屏蔽中斷請求輸入線。有效時，表示請求設(shè)備向CPU申請可屏蔽中斷該請求的優(yōu)先級別較低，并可通過關(guān)中斷指令CLI清除標志寄存器中的IF標志、從而對中斷請求進行屏蔽微機原理

第二章IA-32結(jié)構(gòu)的微處理器(26)NMI非屏蔽中斷請求(輸入，上升沿觸發(fā))有效時，表示外界向CPU申請不可屏蔽中斷該請求的優(yōu)先級別高于INTR，并且不能在CPU內(nèi)被屏蔽當(dāng)系統(tǒng)發(fā)生緊急情況時，可通過他向CPU申請不可屏蔽中斷服務(wù)主機與外設(shè)進行數(shù)據(jù)交換通常采用可屏蔽中斷不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障微機原理

第二章IA-32結(jié)構(gòu)的微處理器(27)RESET復(fù)位信號(輸入，高電平有效)該信號有效，將使CPU回到其初始狀態(tài)；當(dāng)他再度返回?zé)o效時，CPU將重新開始工作8088復(fù)位后CS＝FFFFH、IP＝0000H，所以程序入口在物理地址FFFF0H微機原理

第二章IA-32結(jié)構(gòu)的微處理器(28)CLK系統(tǒng)時鐘(輸入)此引腳輸入的脈沖就是CPU工作的主頻時鐘，我們經(jīng)常說的時鐘周期就是指此脈沖的周期，主頻就是指的它的頻率。該時鐘信號的低/高之比常采用2：1(占空度：1/3)。各種處理器產(chǎn)品都規(guī)定了此時鐘頻率的范圍，例如最早的8086主頻最高為。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(29)電源線和地線GNDVcc線接入的電壓為+5V±15％；8O86有兩條GND，均應(yīng)接地。其它控制線：24～31腳這些控制線的功能將根據(jù)方式控制線MN/MX所處狀態(tài)而確定。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(30)2.2.48088與8086比較80868088外部數(shù)據(jù)總線位數(shù)16位8位指令隊列容量6個字節(jié)4個字節(jié)引腳特性地址/數(shù)據(jù)總線AD15-AD0A15-A8AD7-AD034號引腳BHE控制信號SS028號引腳M/IOIO/M微機原理

第二章IA-32結(jié)構(gòu)的微處理器(31)

8086/8088的工作方式最小工作方式系統(tǒng)中只有8086一個微處理器，是一個單微處理器系統(tǒng)。在這種系統(tǒng)中，所有的總線控制信號都直接由8086CPU產(chǎn)生，系統(tǒng)中的總線控制邏輯電路被減到最少。當(dāng)把8086的33腳MN/MX接+5V時，8086CPU就處于最小工作方式了（圖示）

微機原理

第二章IA-32結(jié)構(gòu)的微處理器(32)最小方式下，24~31號引腳的定義M/IO：存儲器或IO端口訪問信號，三態(tài)輸出WR：寫信號，三態(tài)輸出，低電平有效。HOLD：總線請求信號，輸入，高電平有效HLDA：總線請求響應(yīng)信號，輸出，高電平有效。INTA：中斷響應(yīng)信號，輸出，低電平有效。ALE：地址鎖存允許信號，輸出，高電平有效。DEN：數(shù)據(jù)允許信號，三態(tài)輸出，低電平有效。DT/R：數(shù)據(jù)發(fā)送/接收控制信號，三態(tài)輸出。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(33)最大工作方式當(dāng)把8086的33腳MN/MX接地時，這時的系統(tǒng)處于最大工作方式。最大工作方式是相對最小工作方式而言的，它主要用在中等或大規(guī)模的8086系統(tǒng)中。在最大方式系統(tǒng)中，總是包含有兩個或多個微處理器，是多微處理器系統(tǒng)。其中必有一個主處理器8086，其他的處理器稱為協(xié)處理器。（圖示）微機原理

第二章IA-32結(jié)構(gòu)的微處理器(34)最大方式下，24~31號引腳的定義QS1、QS2：指令隊列狀態(tài)信號，輸出。

QS1QS2含義00無操作01將指令首字節(jié)送入指令隊列10隊列為空11將指令其余字節(jié)送指令隊列微機原理

第二章IA-32結(jié)構(gòu)的微處理器(35)最大方式下，24~31號引腳的定義S2、S1、S0：總線周期狀態(tài)信號，三態(tài)輸出。S2S1S0操作過程產(chǎn)生信號000發(fā)中斷響應(yīng)信號INTA001讀I/O端口IORC010寫I/O端口IOWC，AIOWC011暫停無100取指令MRDC101讀存儲器MRDC110寫存儲器MWTC，AMWC111無作用無微機原理

第二章IA-32結(jié)構(gòu)的微處理器(36)最大方式下，24~31號引腳的定義RQ/GT0、RQ/GT1：總線請求信號（輸入）/總線請求允許信號（輸出），雙向，低電平有效。LOCK：總線封鎖信號，三態(tài)輸出，低電平有效。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(37)2.2.58086的時鐘和總線周期的概念CPU是一個復(fù)雜的時序數(shù)字邏輯，其所有的操作都必須在統(tǒng)一的時鐘下完成。由片外輸入CLK引腳的時鐘脈沖信號，是系統(tǒng)定時的基本脈沖，其頻率稱為主頻，其周期稱為時鐘周期，有時時鐘周期又稱為T狀態(tài)。時鐘周期是CPU執(zhí)行各種操作的最小時鐘單位。時序，就是指CPU執(zhí)行各種操作時，引腳信號隨時鐘而變化的順序和時間長短的安排。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(38)總線周期，指的是8086CPU通過總線，執(zhí)行一次訪問存儲器或訪問I／O端口的操作或操作的時間。若執(zhí)行的是數(shù)據(jù)輸出(從CPU)，則稱為"寫"總線周期；若執(zhí)行的是數(shù)據(jù)輸入(到CPU)，則稱為"讀"總線周期。在8086中，一個最基本的總線周期由4個時鐘周期組成，因此基本總線周期用T1，T2，T3，T4表示。（典型的總線周期）指令周期。指令周期指的是CPU執(zhí)行一條指令的時間。由于CPU執(zhí)行一條指令的時間并不固定，因此指令周期也不是一個常數(shù)，它隨不同的指令而變化。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(39)8086/8088的總線操作時序8086最小方式下的總線讀操作（有TW，無TW）8086最小方式下的總線寫操作8088的總線讀/寫操作時序微機原理

第二章IA-32結(jié)構(gòu)的微處理器(40)2.2.8存儲器組織——存儲器的標準結(jié)構(gòu)存儲器按字節(jié)組織，按字節(jié)分配地址當(dāng)存放的數(shù)為一個字(16位，2個字節(jié))時，則將字的高位字節(jié)放在高地址中，將低位字節(jié)存放在低地址中；當(dāng)存放的數(shù)是雙字形式(地址指針數(shù)據(jù))時，則將低字(偏移量）存放在較低地址中，高字（段基址）存放在較高地址中。1FH0CH

字節(jié)數(shù)20H28H字節(jié)數(shù)21H23H

字0B23H22H0BH23H00H

地址指針段基址：2000H

偏移量：3000H24H30H25H00H26H20H微機原理

第二章IA-32結(jié)構(gòu)的微處理器(41)對存放的字，其低位字節(jié)可以在奇數(shù)地址中(即從奇數(shù)地址開始存放)，這種方式為非規(guī)則存放，這樣存放的字為非規(guī)則字；若是低位字節(jié)在偶數(shù)地址中(即從偶數(shù)地址開始存放)為規(guī)則存放，這樣存放的字稱為規(guī)則字。1FH0CH

非規(guī)則字280CH20H28H21H23H

字節(jié)數(shù)23H22H0BH

規(guī)則字200BH23H20H微機原理

第二章IA-32結(jié)構(gòu)的微處理器(42)若一個字是規(guī)則存放，則對它的存取可在一個總線周期完成，而非規(guī)則字的存取則需二個總線周期。A0=0:同時選中高位庫和低位庫，傳送2字節(jié);A0=1:只選中高字節(jié)，傳送1字節(jié)微機原理

第二章IA-32結(jié)構(gòu)的微處理器(43)

操作A0BHE數(shù)據(jù)線存取規(guī)則字00AD15-AD0傳送偶地址的一個字節(jié)01AD7-AD0傳送奇地址的一個字節(jié)10AD15-AD8存取非規(guī)則字10AD15-AD8（第一個總線周期放低位數(shù)據(jù)字節(jié)）01AD7-AD0（第二個總線周期放高位數(shù)據(jù)字節(jié)）微機原理

第二章IA-32結(jié)構(gòu)的微處理器(44)例1：從10000H開始的內(nèi)存單元存放有“A”到“G”的ASCII碼，請畫出存儲示意圖。例2：有三個字數(shù)據(jù)，分別是1268H，0A132H，3630H，存儲在21001H開始的單元，并連續(xù)存放，請畫出存儲示意圖。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(45)2.2.8存儲器組織——存儲器分段00000H10000H20000H30000H40000HA段B段完全重疊C段D段E段連續(xù)排列部分重疊斷開排列微機原理

第二章IA-32結(jié)構(gòu)的微處理器(46)2.2.8存儲器組織——實際地址和邏輯地址實際地址(又稱物理地址)是指CPU和存儲器進行數(shù)據(jù)交換時在地址總線上出現(xiàn)的地址碼，對8086來說，是用20位二進制數(shù)或5位十六進制數(shù)表示的代碼。是唯一能代表存儲空間每個字節(jié)單元的地址。邏輯地址由兩部分組成：段地址和偏移量。后者是指存儲單元所在的位置離段起始地址(基址)的偏移距離，又稱偏移地址。基址和偏移地址都用無符號的16位二進制數(shù)或4位十六進制數(shù)表示。物理地址=段基址*16+偏移地址。段基址：CS、DS、ES、SS。偏移地址：IP、DI、SI、BP、SP等。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(47)分段編址的好處程序中的指令只涉及16位地址，減短了指令長度，提高了執(zhí)行程序的速度。在程序執(zhí)行過程中，不需要在1M空間中去尋址，多數(shù)情況下只在一個較小的存儲器段中運行。多數(shù)指令運行時，并不涉及段寄存器的值，而只涉及16位的偏移量。也為程序的浮動裝配創(chuàng)造了條件。程序設(shè)計者完全不用為程序裝配在何處而去修改指令，統(tǒng)一交由操作系統(tǒng)去管理就行了。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(48)2.2.8存儲器組織——堆棧堆棧主要用于暫存數(shù)據(jù)和在過程調(diào)用或處理中斷時暫存斷點信息。堆棧：在存儲器中開辟的一片數(shù)據(jù)存儲區(qū)，這片存儲區(qū)的一端固定，另一端活動，且只允許數(shù)據(jù)從活動端進出。采用“先進后出”的規(guī)則。堆棧的組織：堆棧指示器SP，它總是指向堆棧的棧頂堆棧的伸展方向既可以從高地址向低地址，也可以從低地址向高地址。8086/8088的堆棧的伸展方向是從高地址向低地址。演示微機原理

第二章IA-32結(jié)構(gòu)的微處理器(49)I/O端口組織I/O端口一個n位的端口實際上是存取數(shù)據(jù)的一個n位寄存器。在系統(tǒng)設(shè)計時，要為每個端口分配一個地址，稱為端口地址或端口號。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(50)統(tǒng)一編址————存儲器映射方式I/O端口地址置于1MB的存儲器空間中，在整個存儲空間中劃出一部分空間給外設(shè)端口，端口和存儲單元統(tǒng)一編址。優(yōu)點：無需專門的I/O指令，對端口操作的指令類型多，從而簡化了指令系統(tǒng)的設(shè)計。缺點：端口占用存儲器的地址空間，使存儲器容量更加緊張，同時端口指令的長度增加，執(zhí)行時間較長，端口地址譯碼器較復(fù)雜。微機原理

第二章IA-32結(jié)構(gòu)的微處理器(51)獨立編址————I/O映射方式這種方式的端口單獨編址構(gòu)成一個I/O空間，不占用存儲器地址空間。優(yōu)點：端口所需的地址線較少，地址譯碼器較簡單，采用專用的I/O指令，端口操作指令執(zhí)行時間少，指令長度短。缺點：輸入輸出指令類別少，一般只能進行傳送操作。本章內(nèi)容到此結(jié)束！謝謝！I/O端口地址置于1MB的存儲器空間中，在整個存儲空間中劃出一部分空間給外設(shè)端口，端口和存儲單元統(tǒng)一編址。I/O端口地址置于1MB的存儲器空間中，在整個存儲空間中劃出一部分空間給外設(shè)端口，端口和存儲單元統(tǒng)一編址。指令數(shù)：指一種微處理器能執(zhí)行的指令的個數(shù)。該請求的優(yōu)先級別高于INTR，并且不能在CPU內(nèi)被屏蔽微機原理第二章IA-32結(jié)構(gòu)的微處理器(31)微機原理第二章IA-32結(jié)構(gòu)的微處理器(26)段基址：2000H微機原理第二章IA-32結(jié)構(gòu)的微處理器(44)18086的內(nèi)部結(jié)構(gòu)28086的寄存器結(jié)構(gòu)8086微處理器的存儲器組織和I/O端口組織微機原理第二章IA-32結(jié)構(gòu)的微處理器(40)在學(xué)習(xí)8086引腳特性時，我們應(yīng)特別注意以下一些問題：HOLD：總線請求信號，輸入，高電平有效微機原理第二章IA-32結(jié)構(gòu)的微處理器(8)微機原理第二章IA-32結(jié)構(gòu)的微處理器(35)微機原理

第二章IA-32結(jié)構(gòu)的微處理器(53)8086CPU原型圖8086最小方式典型系統(tǒng)結(jié)構(gòu)微機原理

第二章IA-32結(jié)構(gòu)的微處理器(55)8284A時鐘發(fā)生器。外接晶體的基本振蕩頻率為15MHz，其作用如下：產(chǎn)生主頻時鐘CLK，及其他一些頻率的脈沖信號產(chǎn)生與主頻時鐘同步的READY信號產(chǎn)生符合要求的復(fù)位信號，即RESET信號微機原理

第二章IA-32結(jié)構(gòu)的微處理器(56)8282和82868282：作為地址鎖存器。在總線周期期間，鎖存地址/數(shù)據(jù)復(fù)用總線上輸出的地址信息