狀態(tài)機在時鐘的驅動下通過給定初始狀態(tài)能夠自動完成_第1頁
狀態(tài)機在時鐘的驅動下通過給定初始狀態(tài)能夠自動完成_第2頁
狀態(tài)機在時鐘的驅動下通過給定初始狀態(tài)能夠自動完成_第3頁
狀態(tài)機在時鐘的驅動下通過給定初始狀態(tài)能夠自動完成_第4頁
狀態(tài)機在時鐘的驅動下通過給定初始狀態(tài)能夠自動完成_第5頁
已閱讀5頁，還剩16頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

statestate statestate在時鐘的驅動下，通過給定初始狀態(tài)，能夠自動完成狀態(tài)間的循環(huán)和相應狀態(tài)輸出的時序邏輯電路。有限狀態(tài)機是多（a）Moore（a）Moore輸出為組邏下一狀current當前狀_組邏和輸入和輸入 modulemooreinputclk,din;outputop;regop;////第一個alwaysalways@(posedgeclk)begincurrent_state<=//第二個always進程——組合邏輯電always@(current_stateoralways@(current_stateorcase(current_stateS0:opif輸入為0next_state=next_state=下一個為01110000 opifnextstate=S1;next_state=

011100111000保持進入 opifnext_state=S2;next_state=

S2出為保持進入opifnext_state=S3;next_state=

01110111000為保持進入 op=0;next_state=S0;

01101110000 Mealy型狀態(tài)機狀態(tài)Mealy型狀態(tài)機狀態(tài)modulemealymodulemealy(clk,din,op);inputclk,din;outputreg[1:0]regop;always@(posedgeclk)current_state<=next_state;//

always@(current_statealways@(current_stateor

case(current_stateif(din==0) next_state=S0;op=0;

，輸出為

next_state=S1;op=1;end

，輸出為

S1:if(din==1)beginnext_state=S1;op=1; next_state=S2;op=0;

S2:if(din==1)beginnext_state=S2;op=0; next_state=S3;op=1;

S3:if(din==0)beginnext_state=S3;op=0; next_

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論