集成電路工藝設(shè)計(jì)項(xiàng)目實(shí)訓(xùn)報(bào)告任務(wù)書

-.z目錄TOC\o"1-3"\h\u30983第一章SilvacoTCAD軟件的根本知識(shí)與使用2312821.1SilvacoTCAD軟件的根本知識(shí)2276281.2SilvacoTCAD軟件的使用2133101.3SilvacoTCAD軟件的主要組件319768第二章NMOS根本構(gòu)造、工藝流程及工作原理445262.1NMOS的根本構(gòu)造498672.2NMOS的工藝流程4187212.3NMOS的工作原理526123第三章NMOS工藝、器件仿真流程7186193.1工藝仿真流程7240803.2參數(shù)不同時(shí)工藝和器件結(jié)果分析726837第四章實(shí)訓(xùn)總結(jié)118041參考文獻(xiàn)：124466附錄：原程序13第一章SilvacoTCAD軟件的根本知識(shí)與使用1.1SilvacoTCAD軟件的根本知識(shí)TCAD就是TechnologyputerAidedDesign，指半導(dǎo)體工藝模擬以及器件模擬工具，世界上商用的TGAD工具有Silvaco公司的Athena和Atlas，Synopsys公司的TSupprem和Medici以及ISE公司〔已經(jīng)被Synopsys公司收購(gòu))的Dios和Dessis。Synopsys公司最新發(fā)布的TCAD工具命名為Sentaurus。Silvaco名稱是由三局部組成的，即“Sil〞，“va〞和“co〞，從字面上不難理解到時(shí)“硅〞，“谷〞和“公司〞英文單詞的前幾個(gè)字母的組合。Silvaco的中文名稱叫矽谷科技公司。來(lái)自美國(guó)的矽谷科技公司經(jīng)過(guò)20多年來(lái)的成長(zhǎng)與開(kāi)展，現(xiàn)已成為眾多領(lǐng)域卓有建樹(shù)的EDA公司，包括TCAD工藝和器件模擬、Spice參數(shù)提取、高速準(zhǔn)確電路仿真、全定制IC設(shè)計(jì)與驗(yàn)證等。Silvaco擁有包括芯片廠、晶圓廠、IC設(shè)計(jì)企業(yè)、IC材料業(yè)者、ASIC業(yè)者、大學(xué)和研究中心等在內(nèi)的龐大的國(guó)內(nèi)外客戶群?，F(xiàn)今，Silvaco已在全球設(shè)立了12間分公司以提供更好的客戶效勞和合作時(shí)機(jī)。Silvaco是現(xiàn)今市場(chǎng)上唯一能夠提供給Foundry最完整的解決方案和IC軟件廠商。提供TCAD，Modelling以及EDA前端和后端的支持，也能提供完整的AnalogDesignFlow給IC設(shè)計(jì)業(yè)者。產(chǎn)品SmartSpice是當(dāng)今公認(rèn)的模擬軟件的黃金標(biāo)準(zhǔn)，因?yàn)橹С侄嗉蒀PU的SmartSpice的仿真速度比起同類型軟件更好，它是國(guó)外模擬設(shè)計(jì)師的最愛(ài)：SmartSpice的收斂性也被公認(rèn)為仿真器最好的。1.2SilvacoTCAD軟件的使用SilvacoTCAD用來(lái)模擬半導(dǎo)體器件電學(xué)性能，進(jìn)展半導(dǎo)體工藝流程仿真，還可以與其它EDA工具組合起來(lái)使用(比方spice)，進(jìn)展系統(tǒng)級(jí)電學(xué)模擬。SivacoTCAD為圖形用戶界面，直接從界面選擇輸入程序語(yǔ)句，非常易于操作。其例子教程直接調(diào)用裝載并運(yùn)行，是例子庫(kù)最豐富的TCAD軟件之一。SilvacoTCAD平臺(tái)包括：工藝仿真(ATHENA)器件仿真(ATLAS)快速器件仿真(Mercury)1.3SilvacoTCAD軟件的主要組件(1).DeckBuild(2).TonyPlot可視化工具(3).ATHENA(4).ATLAS(5).DevEdit2D/3D構(gòu)造和Mesh編輯器(6).掩膜輸出編輯器第二章NMOS根本構(gòu)造、工藝流程及工作原理2.1NMOS的根本構(gòu)造NMOS〔Negativechannel-Metal-O*ide-Semiconductor，N型金屬氧化物半導(dǎo)體〕。在一塊摻雜濃度較低的P型硅襯底〔提供大量可以動(dòng)空穴〕上，制作兩個(gè)高摻雜濃度的N+區(qū)(N+區(qū)域中有大量為電流流動(dòng)提供自由電子的電子源)，并用金屬鋁引出兩個(gè)電極，分別作漏極D和源極S。然后在半導(dǎo)體外表覆蓋一層很薄的二氧化硅(SiO2)絕緣層，在漏——源極間的絕緣層上再裝上一個(gè)鋁電極〔通常是多晶硅〕,作為柵極G。在襯底上也引出一個(gè)電極B，這就構(gòu)成了一個(gè)N溝道增強(qiáng)型MOS管。MOS管的源極和襯底通常是接在一起的(大多數(shù)管子在出廠前已連接好)。它的柵極與其它電極間是絕緣的。NMOS集成電路是N溝道MOS電路，NMOS集成電路的輸入阻抗很高，根本上不需要吸收電流，因此，CMOS與NMOS集成電路連接時(shí)不必考慮電流的負(fù)載問(wèn)題。NMOS集成電路大多采用單組正電源供電，并且以5V為多。CMOS集成電路只要選用與NMOS集成電路一樣的電源，就可與NMOS集成電路直接連接。不過(guò)，從NMOS到CMOS直接連接時(shí)，由于NMOS輸出的高電平低于CMOS集成電路的輸入高電平，因而需要使用一個(gè)〔電位〕上拉電阻R，R的取值一般選用2～100KΩ。2.2NMOS的工藝流程a.襯底硅氧化：在襯底外表產(chǎn)生一層相對(duì)較厚的SiO2有選擇地刻蝕氧化區(qū)，暴露出將來(lái)用來(lái)生成MOS晶體管的硅外表；b.用一高質(zhì)量的氧化物薄膜覆蓋在Si外表，這層氧化物最終將形成MOS晶體管的柵極氧化物；c.在薄氧化層頂部淀積一層多晶硅。多晶硅可以用做MOS晶體管的柵電極材料，也可以用做硅集成電路中的互連線；d.成型和刻蝕多晶硅層，形成互連線和MOS管的柵極，刻蝕未覆蓋多晶硅的那層薄柵極氧化物，裸露出硅表層，這樣就可以在其上面形成源區(qū)和漏區(qū)了；e.通過(guò)擴(kuò)散或離子注入的方式，整個(gè)硅表層就會(huì)被高濃度的雜質(zhì)所摻雜，形成源區(qū)和漏區(qū)；f.用一層SiO2絕緣層覆蓋整個(gè)外表對(duì)絕緣的氧化層成型得到源極和漏極的接觸孔，表層蒸發(fā)覆蓋一層鋁，形成互連線，將金屬層成型并刻蝕，其表層形成MOS管的互連。2.3NMOS的工作原理〔1〕vGS對(duì)iD及溝道的控制作用①vGS=0的情況增強(qiáng)型MOS管的漏極d和源極s之間有兩個(gè)背靠背的PN結(jié)。當(dāng)柵——源電壓vGS=0時(shí)，即使加上漏——源電壓vDS，而且不管vDS的極性如何，總有一個(gè)PN結(jié)處于反偏狀態(tài)，漏——源極間沒(méi)有導(dǎo)電溝道，所以這時(shí)漏極電流iD≈0。②vGS>0的情況假設(shè)vGS>0，則柵極和襯底之間的SiO2絕緣層中便產(chǎn)生一個(gè)電場(chǎng)。電場(chǎng)方向垂直于半導(dǎo)體外表的由柵極指向襯底的電場(chǎng)。這個(gè)電場(chǎng)能排斥空穴而吸引電子。排斥空穴：使柵極附近的P型襯底中的空穴被排斥，剩下不能移動(dòng)的受主離子(負(fù)離子)，形成耗盡層。吸引電子：將P型襯底中的電子〔少子〕被吸引到襯底外表。〔2〕導(dǎo)電溝道的形成當(dāng)vGS數(shù)值較小，吸引電子的能力不強(qiáng)時(shí)，漏—源極之間仍無(wú)導(dǎo)電溝道出現(xiàn)，。vGS增加時(shí)，吸引到P襯底外表層的電子就增多，當(dāng)vGS到達(dá)*一數(shù)值時(shí)，這些電子在柵極附近的P襯底外表便形成一個(gè)N型薄層，且與兩個(gè)N+區(qū)相連通，在漏——源極間形成N型導(dǎo)電溝道，其導(dǎo)電類型與P襯底相反，故又稱為反型層，如圖1(c)所示。vGS越大，作用于半導(dǎo)體外表的電場(chǎng)就越強(qiáng)，吸引到P襯底外表的電子就越多，導(dǎo)電溝道越厚，溝道電阻越小。開(kāi)場(chǎng)形成溝道時(shí)的柵——源極電壓稱為開(kāi)啟電壓，用VT表示。上面討論的N溝道MOS管在vGS<VT時(shí)，不能形成導(dǎo)電溝道，管子處于截止?fàn)顟B(tài)。只有當(dāng)vGS≥VT時(shí)，才有溝道形成。這種必須在vGS≥VT時(shí)才能形成導(dǎo)電溝道的MOS管稱為增強(qiáng)型MOS管。溝道形成以后，在漏—源極間加上正向電壓vDS，就有漏極電流產(chǎn)生?！?〕vDS對(duì)iD的影響當(dāng)vGS>VT且為一確定值時(shí)，漏——源電壓vDS對(duì)導(dǎo)電溝道及電流iD的影響與結(jié)型場(chǎng)效應(yīng)管相似。漏極電流iD沿溝道產(chǎn)生的電壓降使溝道內(nèi)各點(diǎn)與柵極間的電壓不再相等，靠近源極一端的電壓最大，這里溝道最厚，而漏極一端電壓最小，其值為VGD=vGS－vDS，因而這里溝道最薄。但當(dāng)vDS較小〔vDS<vGS–VT〕時(shí)，它對(duì)溝道的影響不大，這時(shí)只要vGS一定，溝道電阻幾乎也是一定的，所以iD隨vDS近似呈線性變化。隨著vDS的增大，靠近漏極的溝道越來(lái)越薄，當(dāng)vDS增加到使VGD=vGS－vDS=VT(或vDS=vGS－VT)時(shí)，溝道在漏極一端出現(xiàn)預(yù)夾斷，如圖2(b)所示。再繼續(xù)增大vDS，夾斷點(diǎn)將向源極方向移動(dòng)，如圖2(c)所示。由于vDS的增加局部幾乎全部降落在夾斷區(qū)，故iD幾乎不隨vDS增大而增加，管子進(jìn)入飽和區(qū)，iD幾乎僅由vGS決定。第三章NMOS工藝、器件仿真流程3.1工藝仿真流程〔1〕創(chuàng)立一個(gè)初始構(gòu)造〔2〕定義初始襯底參數(shù)〔3〕運(yùn)行ATHENA〔4〕工藝步驟〔5〕抽取特性〔6〕構(gòu)造操作〔7〕Tonyplot顯示3.2參數(shù)不同時(shí)工藝和器件結(jié)果分析1.分析不同阱濃度時(shí)方塊電阻、結(jié)深等的變化阱的濃度分別為8e10cm-2、8e12cm-2、8e14cm-2*p-wellimplantimplantborondose=8e12energy=100pears2.改變阱濃度所得器件構(gòu)造及曲線3.21圖改變阱濃度所得器件構(gòu)造及曲線8e10cm-28e12cm-28e14cm-2提取的參數(shù)參數(shù)條件結(jié)深*j/〔um〕N++區(qū)方塊電阻1dd區(qū)方塊電阻溝道外表濃度Vth8e10cm-20.47024128.68441694.312.35675e180.3380918e12cm-20.17535828.88512161.123.96014e180.5942628e14cm-20.09102929.8586106561.94421e183.22表提取的參數(shù)根據(jù)圖表3.21、3.22得，當(dāng)阱濃度增加時(shí)結(jié)深而越來(lái)越小，N++區(qū)方塊電阻緩慢增加，LDD區(qū)方塊電阻快速增加，溝道外表濃度先增加后減小，閾值電壓增加。8e10cm-2到8e12cm-2柵極特性曲線，IV特性曲線變化不大，緩慢增加，而增加到8e14cm-2是變化很大。3.改變柵氧化層厚度對(duì)閾值電壓的影響*gateo*idegrownhere:-diffustime=11temp=925dryo2press=1.00hcl=3Time分別改為61112提取參數(shù)參數(shù)