電工學簡明教程演示文稿

電工學簡明教程演示文稿現在是1頁\一共有137頁\編輯于星期日優(yōu)選電工學簡明教程現在是2頁\一共有137頁\編輯于星期日1.掌握基本門電路的邏輯功能、邏輯符號、真值表和邏輯表達式。了解TTL門電路、CMOS門電路的特點。3.會分析和設計簡單的組合邏輯電路。理解加法器、編碼器、譯碼器等常用組合邏輯電路的工作原理和功能。5.學會數字集成電路的使用方法。本章要求：2.會用邏輯代數的基本運算法則化簡邏輯函數。第21章門電路和組合邏輯電路現在是3頁\一共有137頁\編輯于星期日模擬信號：隨時間連續(xù)變化的信號21.1

脈沖信號模擬信號數字信號電子電路中的信號1.模擬信號正弦波信號t三角波信號t現在是4頁\一共有137頁\編輯于星期日

處理模擬信號的電路稱為模擬電路。如整流電路、放大電路等，注重研究的是輸入和輸出信號間的大小及相位關系。

在模擬電路中，晶體管三極管通常工作在放大區(qū)。

2.脈沖信號

是一種躍變信號，并且持續(xù)時間短暫。尖頂波t矩形波t現在是5頁\一共有137頁\編輯于星期日

處理數字信號的電路稱為數字電路，它注重研究的是輸入、輸出信號之間的邏輯關系。

在數字電路中，晶體管一般工作在截止區(qū)和飽和區(qū)，起開關的作用。脈沖信號正脈沖：脈沖躍變后的值比初始值高負脈沖：脈沖躍變后的值比初始值低如：0+3V0-3V正脈沖0+3V0-3V負脈沖現在是6頁\一共有137頁\編輯于星期日脈沖幅度A脈沖上升沿tr

脈沖周期T脈沖下降沿tf

脈沖寬度tp

脈沖信號的部分參數：A0.9A0.5A0.1AtptrtfT實際的矩形波現在是7頁\一共有137頁\編輯于星期日R21.2

晶體管的開關作用1.二極管的開關特性導通截止相當于開關斷開相當于開關閉合S3V0VSRRD3V0V現在是8頁\一共有137頁\編輯于星期日2.三極管的開關特性飽和截止3V0VuO0相當于開關斷開相當于開關閉合uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V現在是9頁\一共有137頁\編輯于星期日21.3

分立元件門電路

邏輯門電路是數字電路中最基本的邏輯元件。

所謂門就是一種開關，它能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。21.3.1門電路的基本概念

基本邏輯關系為“與”、“或”、“非”三種。

下面通過例子說明邏輯電路的概念及“與”、“或”、“非”的意義?，F在是10頁\一共有137頁\編輯于星期日220V+-

設：開關斷開、燈不亮用邏輯“0”表示，開關閉合、燈亮用邏輯“1”表示。邏輯表達式：

Y=A?B1.“與”邏輯關系“與”邏輯關系是指當決定某事件的條件全部具備時，該事件才發(fā)生。000101110100ABYBYA狀態(tài)表現在是11頁\一共有137頁\編輯于星期日BY220VA+-2.“或”邏輯關系

“或”邏輯關系是指當決定某事件的條件之一具備時，該事件就發(fā)生。邏輯表達式：

Y=A+B真值表000111110110ABY現在是12頁\一共有137頁\編輯于星期日3.“非”邏輯關系

“非”邏輯關系是否定或相反的意思。邏輯表達式：Y=A狀態(tài)表101AY0Y220VA+-R現在是13頁\一共有137頁\編輯于星期日

由電子電路實現邏輯運算時，它的輸入和輸出信號都是用電位（或稱電平）的高低表示的。高電平和低電平都不是一個固定的數值，而是有一定的變化范圍。21.3分立元件邏輯門電路

門電路是用以實現邏輯關系的電子電路，與前面所講過的基本邏輯關系相對應。

門電路主要有：與門、或門、非門、與非門、或非門、異或門等。

門電路的概念現在是14頁\一共有137頁\編輯于星期日

電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負邏輯。若無特殊說明，均采用正邏輯。100VUCC高電平低電平現在是15頁\一共有137頁\編輯于星期日21.3.2二極管“與”門電路1.電路2.工作原理輸入A、B、C全為高電平“1”，輸出Y為“1”。輸入A、B、C不全為“1”，輸出Y

為“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表0V3V現在是16頁\一共有137頁\編輯于星期日21.3.2二極管“與”門電路3.邏輯關系：“與”邏輯即：有“0”出“0”，

全“1”出“1”Y=ABC邏輯表達式：

邏輯符號：&ABYC00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表現在是17頁\一共有137頁\編輯于星期日21.3.3二極管“或”門電路1.電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表3V3V-U12VRDADCABYDBC2.工作原理輸入A、B、C全為低電平“0”，輸出Y為“0”。輸入A、B、C有一個為“1”，輸出Y

為“1”。現在是18頁\一共有137頁\編輯于星期日21.3.3二極管“或”門電路3.邏輯關系：“或”邏輯即：有“1”出“1”，

全“0”出“0”Y=A+B+C邏輯表達式：邏輯符號：ABYC>100000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表現在是19頁\一共有137頁\編輯于星期日21.3.4三極管“非”門電路+UCC-UBBARKRBRCYT10截止飽和邏輯表達式：Y=A“0”10“1”1.電路“0”“1”AY“非”門邏輯狀態(tài)表邏輯符號1AY現在是20頁\一共有137頁\編輯于星期日“與非”門電路有“0”出“1”，全“1”出“0”“與”門&ABCY&ABC“與非”門00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達式：1Y“非”門現在是21頁\一共有137頁\編輯于星期日“或非”門電路有“1”出“0”，全“0”出“1”1Y“非”門00010010101011001000011001001110ABYC“或非”門邏輯狀態(tài)表“或”門ABC>1“或非”門YABC>1Y=A+B+C邏輯表達式：現在是22頁\一共有137頁\編輯于星期日例：根據輸入波形畫出輸出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y2現在是23頁\一共有137頁\編輯于星期日21.4TTL門電路(三極管—三極管邏輯門電路)

TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點，目前分立元件電路已被集成電路替代。下面介紹集成“與非”門電路的工作原理、特性和參數?，F在是24頁\一共有137頁\編輯于星期日輸入級中間級輸出級21.4.1TTL“與非”門電路1.電路T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1E2E3E1B等效電路C多發(fā)射極三極管現在是25頁\一共有137頁\編輯于星期日T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1“1”(3.6V)(1)輸入全為高電平“1”(3.6V)時2.工作原理4.3VT2、T5飽和導通鉗位2.1VE結反偏截止“0”(0.3V)

負載電流（灌電流）輸入全高“1”,輸出為低“0”1V現在是26頁\一共有137頁\編輯于星期日T5YR3R5AB

CR4R2R1T3T4T2+5VT12.工作原理1VT2、T5截止

負載電流（拉電流）(2)輸入端有任一低電平“0”(0.3V)(0.3V)“1”“0”輸入有低“0”輸出為高“1”

流過E結的電流為正向電流VY5-0.7-0.7

=3.6V5V現在是27頁\一共有137頁\編輯于星期日有“0”出“1”全“1”出“0”“與非”邏輯關系00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達式：Y&ABC“與非”門現在是28頁\一共有137頁\編輯于星期日(1)電壓傳輸特性：輸出電壓UO與輸入電壓Ui的關系。CDE3.TTL“與非”門特性及參數電壓傳輸特性測試電路01231234Ui/VUO/V&+5VUiUoVVAB現在是29頁\一共有137頁\編輯于星期日ABCDE(2)TTL“與非”門的參數電壓傳輸特性典型值3.6V，2.4V為合格典型值0.3V，0.4V為合格輸出高電平電壓UOH輸出低電平電壓UOL輸出高電平電壓UOH和輸出低電平電壓UOLUO/V01231234Ui/V現在是30頁\一共有137頁\編輯于星期日ABDE低電平噪聲容限電壓UNL—保證輸出高電平電壓不低于額定值90%的條件下所允許疊加在輸入低電平電壓上的最大噪聲（或干擾）電壓。UNL=UOFF–UIL允許疊加干擾定量說明門電路抗干擾能力UOFF

UOFF是保證輸出為額定高電平的90%時所對應的最大輸入低電平電壓。0.9UOH輸入低電平電壓UIL01231234Ui/VUO/V現在是31頁\一共有137頁\編輯于星期日輸入高電平電壓UIHAB高電平噪聲容限電壓UNH—保證輸出低電平電壓的條件下所允許疊加在輸入高電平電壓上的最大噪聲（或干擾）電壓。UNH=UIH–UON允許疊加干擾定量說明門電路抗干擾能力UON

UON是保證輸出為額定低電平時所對應的最小輸入高電平電壓。DE01231234Ui/VUO/V現在是32頁\一共有137頁\編輯于星期日

指一個“與非”門能帶同類門的最大數目，它表示帶負載的能力。對于TTL“與非”門NO

8。輸入高電平電流IIH和輸入低電平電流IIL

當某一輸入端接高電平，其余輸入端接低電平時，流入該輸入端的電流，稱為高電平輸入電流IIH（A）。

當某一輸入端接低電平，其余輸入端接高電平時，流出該輸入端的電流，稱為低電平輸入電流IIL（mA）。扇出系數NO現在是33頁\一共有137頁\編輯于星期日10

當某一輸入端接低電平，其余輸入端接高電平時，流出該輸入端的電流，稱為低電平輸入電流IIL

（mA）。

若要保證輸出為高電平，則對電阻值有限制RIIL<UNL&&Y11R現在是34頁\一共有137頁\編輯于星期日平均傳輸延遲時間tpd50%50%tpd1tpd2TTL的tpd約在10ns~40ns，此值愈小愈好。輸入波形ui輸出波形uO現在是35頁\一共有137頁\編輯于星期日21.4.2三態(tài)輸出“與非”門當控制端為高電平“1”時，實現正常的“與非”邏輯關系

Y=A?B“1”控制端DE1.電路T5Y

R3R5AB

R4R2R1T3T4T2+5VT1截止現在是36頁\一共有137頁\編輯于星期日21.4.2三態(tài)輸出“與非”門“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT11.電路導通1V1V截止截止當控制端為低電平“0”時，輸出Y處于開路狀態(tài)，也稱為高阻狀態(tài)?，F在是37頁\一共有137頁\編輯于星期日&YEBA邏輯符號0

高阻0

0

1

1

0

1

11

1

0

111

1

10表示任意態(tài)21.4.2三態(tài)輸出“與非”門三態(tài)輸出“與非”狀態(tài)表ABEY輸出高阻功能表現在是38頁\一共有137頁\編輯于星期日三態(tài)門應用：可實現用一條總線分時傳送幾個不同的數據或控制信號?！?”“0”“0”如圖所示：總線&A1B1E1&A2B2E2&A3B3E3A1

B1現在是39頁\一共有137頁\編輯于星期日1.電路有源負載&YCBA邏輯符號T5Y

R3AB

CR2R1T2+5VT1RLU

21.4.3集電極開路“與非”門電路(OC門)現在是40頁\一共有137頁\編輯于星期日OC門的特點：1.輸出端可直接驅動負載如：Y&CBAKA+24VKA~2202.幾個輸出端可直接相聯&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”“0”現在是41頁\一共有137頁\編輯于星期日OC門的特點：1.輸出端可直接驅動負載如：Y&CBAKA+24VKA~2202.幾個輸出端可直接相聯&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”“線與”功能0現在是42頁\一共有137頁\編輯于星期日21.5MOS門電路

21.5.1NMOS門電路

1.NMOS“非”門電路

gm1>>gm2T1的導通電阻<<T2的導通電阻“1”導通“0”“0”“1”截止即：T1的導通管壓降<<T2的導通管壓降+UDDAYT1T2負載管驅動管始終導通現在是43頁\一共有137頁\編輯于星期日2.NMOS“與非”門電路

“1”“0”有“0”全“1”3.NMOS“或非”門電路

有“1”“0”全“0”“1”Y=ABY=A+B負載管+UDDBYT2T3AT1Y+UDDT3AT1BT2負載管現在是44頁\一共有137頁\編輯于星期日21.5.2CMOS門電路

1.CMOS“非”門電路DSGSDG+UDDAYT1T2PMOS管NMOS管CMOS管負載管驅動管(互補對稱管)A=“1”時，T1導通，

T2截止，Y=“0”A=“0”時，T1截止，

T2導通，Y=“1”Y=A現在是45頁\一共有137頁\編輯于星期日2.CMOS傳輸門電路UDDuiT1T2CCuO控制極控制極（1）電路（2）工作原理設：10V0V可見ui在0~10V連續(xù)變化時，至少有一個管子導通，傳輸門打開，（相當于開關接通）ui可傳輸到輸出端，即uO=ui，所以COMS傳輸門可以傳輸模擬信號，也稱為模擬開關。（0~7V）導通（3~10V）導通現在是46頁\一共有137頁\編輯于星期日2.CMOS傳輸門電路UDDuiT1T2CCuO控制極控制極0V10V可見ui在0~10V連續(xù)變化時，兩管子均截止，傳輸門關斷，（相當于開關斷開）ui不能傳輸到輸出端。（0~10V）截止截止結論：C=“1”(C=“0”)時傳輸門開通。C=“0”(C=“1”)時傳輸門關斷。（2）工作原理設：現在是47頁\一共有137頁\編輯于星期日2.CMOS傳輸門電路TGuiuOCC邏輯符號開關電路TGuiuiCC1“1”開通TGuiuiCC1“0”關斷現在是48頁\一共有137頁\編輯于星期日CMOS電路優(yōu)點(1)靜態(tài)功耗低（每門只有0.01mW,TTL每門10mW)(2)抗干擾能力強(3)扇出系數大(4)允許電源電壓范圍寬(3~18V)TTL電路優(yōu)點(1)速度快(2)抗干擾能力強(3)帶負載能力強現在是49頁\一共有137頁\編輯于星期日21.6邏輯代數

邏輯代數（又稱布爾代數），它是分析設計邏輯電路的數學工具。雖然它和普通代數一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種，分別稱為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數量的大小，而是表示兩種相互對立的邏輯狀態(tài)。

邏輯代數所表示的是邏輯關系，而不是數量關系。這是它與普通代數的本質區(qū)別?，F在是50頁\一共有137頁\編輯于星期日1.常量與變量的關系21.6.1邏輯代數運算法則2.邏輯代數的基本運算法則自等律0-1律重疊律還原律互補律交換律現在是51頁\一共有137頁\編輯于星期日2.邏輯代數的基本運算法則普通代數不適用！證:結合律分配律A+1=1

AA=A.現在是52頁\一共有137頁\編輯于星期日110011111100反演律列狀態(tài)表證明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A對偶式現在是53頁\一共有137頁\編輯于星期日對偶關系：

將某邏輯表達式中的與(?)換成或

(+)，或(+)換成與(?)，得到一個新的邏輯表達式，即為原邏輯式的對偶式。若原邏輯恒等式成立，則其對偶式也成立。證明：A+AB=A（3）（4）對偶式（5）（6）對偶式現在是54頁\一共有137頁\編輯于星期日21.6.2邏輯函數的表示方法表示方法邏輯式邏輯狀態(tài)表邏輯圖卡諾圖下面舉例說明這四種表示方法。例：有一T形走廊，在相會處有一路燈，在進入走廊的A、B、C三地各有控制開關，都能獨立進行控制。任意閉合一個開關，燈亮；任意閉合兩個開關，燈滅；三個開關同時閉合，燈亮。設A、B、C代表三個開關（輸入變量）；Y代表燈（輸出變量）?，F在是55頁\一共有137頁\編輯于星期日

1.列邏輯狀態(tài)表設：開關閉合其狀態(tài)為“1”，斷開為“0”燈亮狀態(tài)為“1”，燈滅為“0”用輸入、輸出變量的邏輯狀態(tài)（“1”或“0”）以表格形式來表示邏輯函數。三輸入變量有八種組合狀態(tài)n輸入變量有2n種組合狀態(tài)

0000

A

B

C

Y0011010101101001101011001111現在是56頁\一共有137頁\編輯于星期日2.邏輯式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”

用“與”“或”“非”等運算來表達邏輯函數的表達式。(1)由邏輯狀態(tài)表寫出邏輯式對應于Y=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”則取其反變量(如A)。一種組合中，輸入變量之間是“與”關系，

0000

A

B

C

Y0011010101101001101011001111現在是57頁\一共有137頁\編輯于星期日各組合之間是“或”關系2.邏輯式反之，也可由邏輯式列出狀態(tài)表。

0000

A

B

C

Y0011010101101001101011001111現在是58頁\一共有137頁\編輯于星期日3.邏輯圖YCBA&&&&&&&>1CBA現在是59頁\一共有137頁\編輯于星期日21.6.3邏輯函數的化簡

由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復雜；若經過簡化，則可使用較少的邏輯門實現同樣的邏輯功能。從而可節(jié)省器件，降低成本，提高電路工作的可靠性。

利用邏輯代數變換，可用不同的門電路實現相同的邏輯功能?；喎椒ü椒ㄖZ圖法現在是60頁\一共有137頁\編輯于星期日1.用“與非”門構成基本門電路(2)應用“與非”門構成“或”門電路(1)應用“與非”門構成“與”門電路AY&B&BAY&&&由邏輯代數運算法則：由邏輯代數運算法則：現在是61頁\一共有137頁\編輯于星期日&YA(3)應用“與非”門構成“非”門電路(4)用“與非”門構成“或非”門YBA&&&&由邏輯代數運算法則：現在是62頁\一共有137頁\編輯于星期日例1：化簡2.應用邏輯代數運算法則化簡（1）并項法例2：化簡（2）配項法現在是63頁\一共有137頁\編輯于星期日例3：化簡（3）加項法（4）吸收法吸收例4：化簡現在是64頁\一共有137頁\編輯于星期日例5：化簡吸收吸收吸收吸收現在是65頁\一共有137頁\編輯于星期日3.應用卡諾圖化簡卡諾圖:是與變量的最小項對應的按一定規(guī)則排列的方格圖，每一小方格填入一個最小項。（1）最小項：對于n輸入變量有2n種組合,其相應的乘積項也有2n個，則每一個乘積項就稱為一個最小項。其特點是每個輸入變量均在其中以原變量和反變量形式出現一次，且僅一次。如：三個變量，有8種組合，最小項就是8個，卡諾圖也相應有8個小方格。在卡諾圖的行和列分別標出變量及其狀態(tài)?，F在是66頁\一共有137頁\編輯于星期日(2)卡諾圖BA0101二變量BCA0010011110三變量二進制數對應的十進制數編號AB00011110CD00011110四變量任意兩個相鄰最小項之間只有一個變量改變現在是67頁\一共有137頁\編輯于星期日(2)卡諾圖（a)根據狀態(tài)表畫出卡諾圖如:ABC00100111101111將輸出變量為“1”的填入對應的小方格,為“0”的可不填。

0000

A

B

C

Y0011010101101001101011001111現在是68頁\一共有137頁\編輯于星期日(2)卡諾圖（b)根據邏輯式畫出卡諾圖ABC00100111101111將邏輯式中的最小項分別用“1”填入對應的小方格。如果邏輯式中最小項不全，可不填。如:注意：如果邏輯式不是由最小項構成，一般應先化為最小項，或按例7方法填寫?，F在是69頁\一共有137頁\編輯于星期日(3)應用卡諾圖化簡邏輯函數ABC00100111101111例6.用卡諾圖表示并化簡。解：(a)將取值為“1”的相鄰小方格圈成圈，步驟1.卡諾圖2.合并最小項3.寫出最簡“與或”邏輯式(b)所圈取值為“1”的相鄰小方格的個數應為2n，(n=0,1,2…)現在是70頁\一共有137頁\編輯于星期日(3)應用卡諾圖化簡邏輯函數ABC00100111101111解：三個圈最小項分別為：合并最小項寫出簡化邏輯式卡諾圖化簡法：保留一個圈內最小項的相同變量，而消去相反變量?，F在是71頁\一共有137頁\編輯于星期日00ABC100111101111解：寫出簡化邏輯式多余AB00011110CD000111101111相鄰例6.應用卡諾圖化簡邏輯函數(1)(2)現在是72頁\一共有137頁\編輯于星期日解：寫出簡化邏輯式AB00011110CD000111101例7.應用卡諾圖化簡邏輯函數111111111

含A均填“1”注意：1.圈的個數應最少2.每個“圈”要最大3.每個“圈”至少要包含一個未被圈過的最小項?，F在是73頁\一共有137頁\編輯于星期日21.7

組合邏輯電路的分析與綜合

組合邏輯電路：任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關。組合邏輯電路框圖X1XnX2Y2Y1Yn......組合邏輯電路輸入輸出現在是74頁\一共有137頁\編輯于星期日21.7.1組合邏輯電路的分析(1)由邏輯圖寫出輸出端的邏輯表達式(2)運用邏輯代數化簡或變換(3)列邏輯狀態(tài)表(4)分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：現在是75頁\一共有137頁\編輯于星期日例1：分析下圖的邏輯功能(1)寫出邏輯表達式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1.AB&&&&YY3Y2..現在是76頁\一共有137頁\編輯于星期日(2)應用邏輯代數化簡Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..現在是77頁\一共有137頁\編輯于星期日(3)列邏輯狀態(tài)表ABY001100111001Y=AB+AB=AB邏輯式(4)分析邏輯功能輸入相同輸出為“0”，輸入相異輸出為“1”，稱為“異或”邏輯關系。這種電路稱“異或”門。

=1ABY邏輯符號現在是78頁\一共有137頁\編輯于星期日(1)寫出邏輯式例2：分析下圖的邏輯功能.A

B.Y=ABAB

.A?B化簡&&11.BAY&A

B

=AB+AB現在是79頁\一共有137頁\編輯于星期日(2)列邏輯狀態(tài)表Y=AB+AB(3)分析邏輯功能

輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”)

,可用于判斷各輸入端的狀態(tài)是否相同。=AB邏輯式

=1ABY邏輯符號=ABABY001100100111現在是80頁\一共有137頁\編輯于星期日例3：分析下圖的邏輯功能Y&&1.BA&C101AA寫出邏輯式：=AC+BCY=AC?BC設：C=1封鎖打開選通A信號現在是81頁\一共有137頁\編輯于星期日BY&&1.BA&C001設：C=0封鎖選通B信號打開例3：分析下圖的邏輯功能B寫出邏輯式：=AC+BCY=AC?BC現在是82頁\一共有137頁\編輯于星期日21.7.2組合邏輯電路的綜合根據邏輯功能要求邏輯電路設計(1)由邏輯要求，列出邏輯狀態(tài)表(2)由邏輯狀態(tài)表寫出邏輯表達式(3)簡化和變換邏輯表達式(4)畫出邏輯圖設計步驟如下：現在是83頁\一共有137頁\編輯于星期日例1：設計一個三變量奇偶檢驗器。

要求:

當輸入變量A、B、C中有奇數個同時為“1”時，輸出為“1”，否則為“0”。用“與非”門實現。(1)列邏輯狀態(tài)表(2)寫出邏輯表達式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”對應于Y=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”則取其反變量(如A)。0000

A

B

C

Y0011010101101001101011001111現在是84頁\一共有137頁\編輯于星期日(3)用“與非”門構成邏輯電路在一種組合中，各輸入變量之間是“與”關系各組合之間是“或”關系ABC00100111101111由卡圖諾可知，該函數不可化簡。0000

A

B

C

Y0011010101101001101011001111現在是85頁\一共有137頁\編輯于星期日(4)邏輯圖YCBA01100111110&&&&&&&&1010現在是86頁\一共有137頁\編輯于星期日例2:

某工廠有A、B、C三個車間和一個自備電站，站內有兩臺發(fā)電機G1和G2。G1的容量是G2的兩倍。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和G2均需運行。試畫出控制G1和G2運行的邏輯圖。

設：A、B、C分別表示三個車間的開工狀態(tài)：

開工為“1”，不開工為“0”；

G1和

G2運行為“1”，不運行為“0”。(1)根據邏輯要求列狀態(tài)表

首先假設邏輯變量、邏輯函數取“0”、“1”的含義?，F在是87頁\一共有137頁\編輯于星期日

邏輯要求：如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和G2均需運行。開工“1”不開工“0”運行“1”不運行“0”(1)根據邏輯要求列狀態(tài)表0111001010001101101001010011100110111000ABC

G1G2現在是88頁\一共有137頁\編輯于星期日(2)由狀態(tài)表寫出邏輯式ABC00100111101111或由卡圖諾可得相同結果(3)化簡邏輯式可得：10100101001110011011100001110010ABC

G1

G210001101現在是89頁\一共有137頁\編輯于星期日(4)用“與非”門構成邏輯電路

由邏輯表達式畫出卡諾圖，由卡圖諾可知，該函數不可化簡。ABC00100111101111現在是90頁\一共有137頁\編輯于星期日(5)畫出邏輯圖ABCABC&&&&&&&&&G1G2現在是91頁\一共有137頁\編輯于星期日21.8

加法器21.8.1二進制十進制：0~9十個數碼，“逢十進一”。

在數字電路中，常用的組合電路有加法器、編碼器、譯碼器、數據分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結構、工作原理和使用方法。

在數字電路中，為了把電路的兩個狀態(tài)(“1”態(tài)和“0”態(tài))與數碼對應起來，采用二進制。二進制：0，1兩個數碼，“逢二進一”?，F在是92頁\一共有137頁\編輯于星期日21.8

加法器加法器:

實現二進制加法運算的電路進位如：0

0

0

0

11+10101010不考慮低位來的進位半加器實現要考慮低位來的進位全加器實現現在是93頁\一共有137頁\編輯于星期日21.8.1半加器

半加：實現兩個一位二進制數相加，不考慮來自低位的進位。AB兩個輸入表示兩個同位相加的數兩個輸出SC表示半加和表示向高位的進位邏輯符號：半加器：COABSC現在是94頁\一共有137頁\編輯于星期日半加器邏輯狀態(tài)表A

B

S

C0000011010101101邏輯表達式邏輯圖&=1..ABSC現在是95頁\一共有137頁\編輯于星期日21.8.2全加器輸入Ai表示兩個同位相加的數BiCi-1表示低位來的進位輸出表示本位和表示向高位的進位CiSi

全加：實現兩個一位二進制數相加，且考慮來自低位的進位。邏輯符號：

全加器：AiBiCi-1SiCiCOCI現在是96頁\一共有137頁\編輯于星期日(1)列邏輯狀態(tài)表(2)寫出邏輯式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111現在是97頁\一共有137頁\編輯于星期日邏輯圖&=1>1AiCiSiCi-1Bi&&半加器構成的全加器>1BiAiCi-1SiCiCOCO現在是98頁\一共有137頁\編輯于星期日21.9

編碼器

把二進制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。

n

位二進制代碼有2n

種組合，可以表示2n

個信息。

要表示N個信息所需的二進制代碼應滿足

2nN現在是99頁\一共有137頁\編輯于星期日21.9.1二進制編碼器將輸入信號編成二進制代碼的電路。2n個n位編碼器高低電平信號二進制代碼現在是100頁\一共有137頁\編輯于星期日(1)分析要求：

輸入有8個信號，即N=8，根據2n

N的關系，即n=3，即輸出為三位二進制代碼。例：設計一個編碼器，滿足以下要求：(1)將I0、I1、…I78個信號編成二進制代碼。(2)編碼器每次只能對一個信號進行編碼，不允許兩個或兩個以上的信號同時有效。(3)

設輸入信號高電平有效?，F在是101頁\一共有137頁\編輯于星期日001011101000010100110111I0I1I2I3I4I5I6I7(2)列編碼表：輸入輸出Y2

Y1

Y0現在是102頁\一共有137頁\編輯于星期日(3)寫出邏輯式并轉換成“與非”式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7現在是103頁\一共有137頁\編輯于星期日(4)畫出邏輯圖10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0現在是104頁\一共有137頁\編輯于星期日將十進制數0~9編成二進制代碼的電路21.9.2二–

十進制編碼器表示十進制數4位10個編碼器高低電平信號二進制代碼現在是105頁\一共有137頁\編輯于星期日

列編碼表：四位二進制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示0~9十個數碼，最常用的是8421碼。000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD碼編碼表現在是106頁\一共有137頁\編輯于星期日

寫出邏輯式并化成“或非”門和“與非”門Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7現在是107頁\一共有137頁\編輯于星期日畫出邏輯圖10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0現在是108頁\一共有137頁\編輯于星期日

法二：現在是109頁\一共有137頁\編輯于星期日十鍵8421碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K×10S001S12S23S34S45S56S67S78S89S9現在是110頁\一共有137頁\編輯于星期日

當有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進行編碼。

即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進行編碼，而對其它優(yōu)先級別低的信號不予理睬。21.9.3優(yōu)先編碼器現在是111頁\一共有137頁\編輯于星期日CT74LS4147編碼器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111輸入(低電平有效)輸出(8421反碼)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110現在是112頁\一共有137頁\編輯于星期日例:CT74LS147集成優(yōu)先編碼器(10線-4線)T4147引腳圖低電平有效16151413121110912345678CT74LS4147現在是113頁\一共有137頁\編輯于星期日21.10

譯碼器和數字顯示

譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。21.10.1二進制譯碼器8個3位譯碼器二進制代碼高低電平信號現在是114頁\一共有137頁\編輯于星期日狀態(tài)表

例：三位二進制譯碼器（輸出高電平有效）輸入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001輸出現在是115頁\一共有137頁\編輯于星期日寫出邏輯表達式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC現在是116頁\一共有137頁\編輯于星期日邏輯圖CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC現在是117頁\一共有137頁\編輯于星期日例：利用譯碼器分時將采樣數據送入計算機總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作現在是118頁\一共有137頁\編輯于星期日總線譯碼器工作工作原理：(以A0A1=00為例)000總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門脫離總線數據全為“1”現在是119頁\一共有137頁\編輯于星期日總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作工作原理：(以A0A1=00為例)000脫離總線數據全為“1”現在是120頁\一共有137頁\編輯于星期日CT74LS139型譯碼器(a)外引線排列圖；(b)邏輯圖(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1雙2/4線譯碼器A0、A1是輸入端Y0~Y3是輸出端

S

是使能端現在是121頁\一共有137頁\編輯于星期日

輸入

輸出SA0A1Y0110000011001101110139功能表Y1Y2Y3111011101110111CT74LS139型譯碼器雙2/4線譯碼器A0、A1是輸入端Y0~Y3是輸出端

S

是使能端S=0時譯碼器工作輸出低電平有效現在是122頁\一共有137頁\編輯于星期日

二-十進制顯示譯碼器

在數字電路中，常常需要把運算結果用十進制數顯示出來，這就要用顯示譯碼器。二十進制代碼譯碼器驅動器顯示器現在是123頁\一共有137頁\編輯于星期日gfedcba

1.半導體數碼管

由七段發(fā)光二極管構成例：共陰極接法a

b

c

d

e

f

g

01100001101101低電平時發(fā)光高電平時發(fā)光共陽極接法abcgdef+dgfecbagfedcba共陰極接法abcdefg現在是124頁\一共有137頁\編輯于星期日2.七段譯碼顯示器Q3Q2Q1Q0agfedcb譯碼器二十進制代碼(共陰極)100101111117個4位現在是125頁\一共有137頁\編輯于星期日七段顯示譯碼器狀態(tài)表gfedcbaQ3Q2Q1Q0a

b

c

d

efg00001111110000010110000100101101101200111111001301000110011401011011011501101011111601111110