電路板的設(shè)計規(guī)則 91 設(shè) 計 規(guī) 則 92 設(shè)計規(guī)則檢查

電路板的設(shè)計規(guī)則91設(shè)計規(guī)則92設(shè)計規(guī)則檢查第1頁/共101頁9.1設(shè)

計

規(guī)

則9.1.1設(shè)計規(guī)則概述 在PCB窗口中執(zhí)行菜單命令【Design】/【Rules】將出現(xiàn)如圖9-1所示的設(shè)計規(guī)則（DesignRules）設(shè)置對話框。

第2頁/共101頁第3頁/共101頁第4頁/共101頁第5頁/共101頁第6頁/共101頁第7頁/共101頁第8頁/共101頁第9頁/共101頁第10頁/共101頁第11頁/共101頁第12頁/共101頁9.1.2布線設(shè)計規(guī)則設(shè)置

1．【ClearanceConstraint】選項

第13頁/共101頁第14頁/共101頁2．【RoutingCorners】選項第15頁/共101頁第16頁/共101頁3．【RoutingLayers】選項第17頁/共101頁4．【RoutingPriority】選項

設(shè)置布線優(yōu)先級別。布線優(yōu)先級別是指程序允許用戶設(shè)定各個網(wǎng)絡(luò)布線的順序。優(yōu)先級高的網(wǎng)絡(luò)布線早，優(yōu)先級低的網(wǎng)絡(luò)布線晚。Protel99SE提供了0～100共101個優(yōu)先級選擇，數(shù)字0代表的優(yōu)先級最低，100代表的優(yōu)先級最高。布線優(yōu)先級設(shè)置對話框如圖9-22所示。在RuleAttributes欄中的RoutingPriority下拉列表框處設(shè)置優(yōu)先級。

第18頁/共101頁第19頁/共101頁5．【RoutingTopology】選項 在RuleAttributes欄中的下拉列表框中有7種拓?fù)浣Y(jié)構(gòu)可選：最短連線（Shortest）、水平連線（Horizontal）、垂直連線（Vertical）、簡單菊花形（Daisy-Simple）、由中間向外的菊花形（Daisy-MidDriven）、平衡菊花形（Daisy-Balanced）、放射星形（Starburst）。

第20頁/共101頁第21頁/共101頁6．【RoutingViaStyle】

第22頁/共101頁7．【SMDToNeck-DownConstraint】選項

第23頁/共101頁第24頁/共101頁8．【SMDToCornerConstraint】選項

第25頁/共101頁第26頁/共101頁9．【SMDToPlaneConstraint】選項

第27頁/共101頁10．【W(wǎng)idthConstraint】選項

第28頁/共101頁第29頁/共101頁9.1.3制造設(shè)計規(guī)則設(shè)置 在設(shè)計規(guī)則中選擇Manufacturing選項卡顯示如圖9-32所示的窗口。

第30頁/共101頁第31頁/共101頁1．【AcuteAngleConstraint】選項 設(shè)置銳角限制規(guī)則。

第32頁/共101頁第33頁/共101頁2．【HoleSizeConstraint】選項

第34頁/共101頁3．【LayerPairs】選項

第35頁/共101頁4．【MinimumAnnularRing】選項

第36頁/共101頁第37頁/共101頁5．【PasteMaskExpansion】選項

第38頁/共101頁6．【PolygonConnectStyle】選項

第39頁/共101頁7．【PowerPlaneClearance】選項8．【PowerPlaneConnectStyle】選項第40頁/共101頁第41頁/共101頁第42頁/共101頁9．【SolderMaskExpansion】選項10．【TestpointStyle】選項

第43頁/共101頁第44頁/共101頁第45頁/共101頁11．【TestpointUsage】選項

第46頁/共101頁9.1.4高頻電路設(shè)計規(guī)則設(shè)置 在設(shè)計規(guī)則中選擇HighSpeed選項卡則出現(xiàn)如圖9-45所示的窗口。

第47頁/共101頁第48頁/共101頁1．【DaisyChainStubLength】選項

第49頁/共101頁2．【LengthConstraint】選項

第50頁/共101頁3．【MatchedNetLengths】選項

第51頁/共101頁第52頁/共101頁4．【MaximumViaCountConstraint】選項

第53頁/共101頁5．【ParallelSegmentConstraint】選項

第54頁/共101頁6．【ViasUnderSMDConstraint】選項

第55頁/共101頁9.1.5元件布局規(guī)則設(shè)置 在設(shè)計規(guī)則對話框中選擇Placement選項卡出現(xiàn)如圖9-53所示的窗口。

第56頁/共101頁1．【ComponentClearanceConstraint】選項

第57頁/共101頁2．【ComponentOrientationsRule】選項

第58頁/共101頁3．【NetToIgnore】選項

第59頁/共101頁第60頁/共101頁4．【PermittedLayersRule】選項5．【RoomDefinition】選項

第61頁/共101頁第62頁/共101頁第63頁/共101頁9.1.6信號完整性規(guī)則設(shè)置1．【FlightTime-FallingEdge】選項

第64頁/共101頁第65頁/共101頁第66頁/共101頁第67頁/共101頁2．【FlightTime-RisingEdge】選項

第68頁/共101頁第69頁/共101頁3．【ImpedanceConstraint】選項4．【Overshoot-FailingEdge】選項5．【Overshoot-RisingEdge】選項

第70頁/共101頁第71頁/共101頁第72頁/共101頁第73頁/共101頁第74頁/共101頁第75頁/共101頁6．【SignalBaseValue】選項

第76頁/共101頁第77頁/共101頁7．【SignalStimulus】選項

第78頁/共101頁第79頁/共101頁8．【SignalTopValue】選項

第80頁/共101頁第81頁/共101頁9．【Slope-FallingEdge】選項

第82頁/共101頁第83頁/共101頁10．【Slope-RisingEdge】選項

第84頁/共101頁11．【SupplyNets】選項12．【Undershoot-FallingEdge】選項13．【Undershoot-RisingEdge】選項

第85頁/共101頁第86頁/共101頁第87頁/共101頁第88頁/共101頁第89頁/共101頁9.1.7其他相關(guān)規(guī)則設(shè)置

Other選項卡的窗口如圖9-83所示。

第90頁/共101頁第91頁/共101頁1．【Short-CircuitConstraint】選項

第92頁/共101頁2．【Un-ConnectedPinConstraint】選項

第93頁/共101頁3．【Un-RoutedNetsConstraint】選項

第94頁/共101頁9.2設(shè)計規(guī)則檢查9.2.1設(shè)計規(guī)則檢查 啟動【Tool】菜單中的【DesignRuleCheck】命令，屏幕上會彈出如圖9-87所示的電路設(shè)計規(guī)則檢查設(shè)置對話框。

第95頁/共101頁第96頁/共101頁1．Report選項卡 該選項卡分為6個區(qū)域。

RoutingRules區(qū)域 本區(qū)的功能是采用下面哪些布線規(guī)則檢查電路。

ManufacturingRules

本區(qū)的功能是采用下面哪些電路板制造規(guī)則檢查電路。

第97頁/共101頁

HighSpeedRules區(qū)域 本區(qū)的功能是設(shè)置采用下列哪種高頻電路設(shè)計規(guī)則檢查電路。

PlacementRules區(qū)域 本區(qū)的功能是設(shè)置采用下列哪種放置元件的設(shè)計規(guī)則檢查電路。

SignalIntegrity