第四章半導(dǎo)體存儲器北方

第四章半導(dǎo)體存儲器北方第1頁，共39頁，2023年，2月20日，星期四一、存儲器分類存儲器是計算機(jī)系統(tǒng)中的記憶設(shè)備，用來存儲程序和數(shù)據(jù)存儲元存儲單元存儲器一個二進(jìn)制代碼位，是最小的存儲單位由若干個存儲元組成1、按存儲介質(zhì)分類半導(dǎo)體存儲器磁表面存儲器例：磁盤存儲器，磁帶存儲器第一節(jié)

存儲器概述第2頁，共39頁，2023年，2月20日，星期四2、按存取方式分類隨機(jī)存儲器順序存儲器半順序存儲器半導(dǎo)體存儲器，磁芯存儲器磁帶存儲器磁盤存儲器3、按存儲器的讀寫功能分類只讀存儲器（ROM）隨機(jī)存儲器（RAM）4、按信息的可保存性分類永久性存儲器非永久性存儲器磁盤存儲器，ROMRAM分類2第3頁，共39頁，2023年，2月20日，星期四5、按串、并行存取方式分類并行存儲器串行存儲器6、按在計算機(jī)系統(tǒng)中的作用分類主存儲器控制存儲器輔助存儲器緩沖存儲器分類3第4頁，共39頁，2023年，2月20日，星期四存儲容量，存取時間，存儲周期存放一個機(jī)器字的存儲單元字存儲單元相應(yīng)的單元地址字地址計算機(jī)中可編址的最小單位是字存儲單元按字編址的計算機(jī)存放一個字節(jié)的單元字節(jié)存儲單元字節(jié)地址按字節(jié)編址的計算機(jī)可編址的最小單位是字節(jié)一個存儲單元可以包含數(shù)個能夠單獨(dú)編址的字節(jié)地址例：PDP-11系列計算機(jī)，一個16位字存儲單元可存放兩個字節(jié)，可以按字節(jié)地址尋址，也可以按字地址尋址二、主存儲器的技術(shù)指標(biāo)第5頁，共39頁，2023年，2月20日，星期四※存儲容量一個存儲器中可以容納的存儲單元總數(shù)，稱為該存儲器的存儲容量常用字?jǐn)?shù)或字節(jié)數(shù)（B）表示，如64K字，512KB，10MB1KB=1024B 1GB=2^30B1MB=2^20B 1TB=2^40BB：字節(jié)，8個二進(jìn)制位※存取時間又稱存儲器訪問時間，是指啟動一次存儲器操作到完成該操作所經(jīng)歷的時間?！鎯χ芷谶B續(xù)啟動兩次獨(dú)立的存儲器操作所需間隔的最小時間。通常略大于存取時間，其時間單位為ns。存儲容量反映了存儲空間的大小存取時間和存儲周期反映了主存的速度指標(biāo)技術(shù)指標(biāo)續(xù)第6頁，共39頁，2023年，2月20日，星期四第二節(jié)半導(dǎo)體隨機(jī)讀寫存儲器優(yōu)點(diǎn)：存取速度快，可靠性高，價格低缺點(diǎn)：斷電時，讀寫存儲器不能保存信息半導(dǎo)體存儲器雙極型半導(dǎo)體存儲器MOS半導(dǎo)體存儲器靜態(tài)MOS存儲器(SRAM)動態(tài)MOS存儲器(DRAM)非易失MOS存儲器（NVRAM）第7頁，共39頁，2023年，2月20日，星期四一、基本結(jié)構(gòu)及組成地址譯碼器存儲矩陣存儲器控制邏輯三態(tài)雙向緩沖器

……

………………A0A1AP-1D0D1DW-1……R/WCEOE隨機(jī)讀寫存儲器的結(jié)構(gòu)框圖第8頁，共39頁，2023年，2月20日，星期四二、三態(tài)雙向緩沖器半導(dǎo)體RAM的數(shù)據(jù)輸入/輸出控制電路多為三狀態(tài)雙向緩沖器結(jié)構(gòu)，以便使系統(tǒng)中各存儲器芯片的數(shù)據(jù)輸入/輸出端能方便地掛接到系統(tǒng)數(shù)據(jù)總線上。讀出操作三態(tài)雙向緩沖器基本存儲電路數(shù)據(jù)總線芯片開放信號及輸出開放信號有效寫開放信號無效或讀/寫控制信號為讀態(tài)寫入操作芯片開放信號及寫開放信號有效不進(jìn)行讀寫操作芯片開放信號無效輸出開放信號無效高阻第9頁，共39頁，2023年，2月20日，星期四三、高集成度DRAM和內(nèi)存條1M×1、1M×8、8M×1、64M×1等各種內(nèi)存芯片例如：日立5264805：2M×8×4組，56個管腳內(nèi)存條：由若干芯片組裝在線路板上，有30線、72線、168線1M、4M32M128M例

2K×1：1111024K×820864M×426416K×1141例：SAMSUNG公司KMM375S1620BT16M×72、18片16M×4SDRAM、2KBEEPROM分別寫出下列各芯片的地址線與數(shù)據(jù)線的根數(shù)地址線數(shù)據(jù)線一般，判斷一個芯片的地址線根數(shù)是根據(jù)其存儲容量，而其數(shù)據(jù)線根數(shù)則根據(jù)每單元的位數(shù)確定。第10頁，共39頁，2023年，2月20日，星期四四、動態(tài)半導(dǎo)體存儲器的刷新動態(tài)MOS存儲單元以電容的充電電荷存儲信息，如果它處于靜態(tài)時，電容上存儲的信息將因電荷泄漏而逐漸消失。為了保持存儲數(shù)據(jù)的正確，必須反復(fù)的對存儲單元進(jìn)行充電以恢復(fù)原來的電荷，這一過程稱為刷新。再生讀寫過程中的刷新刷新靜態(tài)過程中的定時刷新定時刷新可以由專門的控制邏輯產(chǎn)生刷新地址，逐行循環(huán)進(jìn)行，刷新對于CPU是透明的。刷新周期從上一次對整個存儲器刷新結(jié)束到下一次對整個存儲器全部刷新一遍，所用的時間間隔稱為刷新周期（或再生周期），一般為2ms。第11頁，共39頁，2023年，2月20日，星期四※常用刷新方式集中式刷新分散式刷新在允許的最大刷新周期內(nèi)，根據(jù)存儲容量的大小和存取周期的長短，集中安排一段刷新時間，在刷新時間內(nèi)停止讀/寫操作例：Intel1103優(yōu)點(diǎn)：讀/寫操作不受刷新的影響。讀寫速度較高缺點(diǎn)：刷新時必須停止讀/寫操作，存在‘死區(qū)’。把每行存儲單元的刷新分散到每個讀寫周期內(nèi)進(jìn)行。把系統(tǒng)周期分為兩半，前半段時間用來讀/寫數(shù)據(jù)或使存儲器處于保持狀態(tài)，后半段時間則用于對存儲矩陣的一行進(jìn)行刷新操作。特點(diǎn)：避免了死區(qū)，但加長了機(jī)器的存取時間，降低了整機(jī)運(yùn)算速度，且刷新過于頻繁。不適用于高速存儲器。第12頁，共39頁，2023年，2月20日，星期四刷新2異步式刷新上述兩種方式的結(jié)合，它充分利用了最大刷新時間并使“死區(qū)”縮短。SRAM：6116、6264、62256、628128DRAM：2164、2118第13頁，共39頁，2023年，2月20日，星期四第三節(jié)只讀存儲器一、只讀存儲器的結(jié)構(gòu)、特點(diǎn)和分類只讀存儲器ROM，也稱固定存儲器或永久存儲器

ROM中信息的寫入通常是在脫機(jī)或非正常工作的情況下用人工方式或電氣方式寫入的。對ROM進(jìn)行信息寫入常稱為對ROM進(jìn)行編程。DW-1地址譯碼器存儲矩陣N×W輸出緩沖器A0A1AP-1D0D1ROM結(jié)構(gòu)框圖……

……

……三態(tài)門或開路門結(jié)構(gòu)單向?qū)ǖ倪x擇開關(guān)陣列N×4或N×8結(jié)構(gòu)第14頁，共39頁，2023年，2月20日，星期四◎ROM陣列示例16×8位存儲器，采用二極管作單向選擇開關(guān)。存儲矩陣由8個16×1位的陣列組成。1個16×1陣列如下圖所示。低2位地址碼用于選擇4行中一行高2位選擇4列中1列第15頁，共39頁，2023年，2月20日，星期四◎只讀存儲器ROM的分類掩膜編程的ROM現(xiàn)場編程PROM可改寫的PROM簡稱ROM，用掩膜工藝來控制基本存儲電路的晶體管能否工作，以便達(dá)到預(yù)先寫入信息的目的。結(jié)構(gòu)簡單，集成度高，容易接口，價錢便宜。主要用作微型機(jī)標(biāo)準(zhǔn)程序存儲器，也可用于存儲數(shù)學(xué)用表產(chǎn)品出廠時，沒有存儲任何信息，使用時由用戶根據(jù)需要自行寫入信息，一旦寫入，不可更改速度高，功耗大，典型應(yīng)用是作為高速計算機(jī)的微程序存儲器簡稱EPROM，用戶既可以采用某種方法自行寫入信息，也可也可采用某種方法擦去并重新寫入。紫外線擦洗的EPROM（UVEPROM）電擦洗的EPROM（E2PROM）作為標(biāo)準(zhǔn)程序或?qū)Ｓ贸绦虼鎯ζ骺勺鳛榉且资訰AM使用第16頁，共39頁，2023年，2月20日，星期四新一代可編程只讀存儲器FLASH閃速存儲器閃存特點(diǎn)：掉電信息不丟失、塊擦除、單一供電、高密度信息存儲主要用途：保存系統(tǒng)引導(dǎo)程序、系統(tǒng)參數(shù)第17頁，共39頁，2023年，2月20日，星期四三、只讀存儲器典型產(chǎn)品舉例Intel2716UVEPROM存儲器N溝FAMOS器件，24個引腳，存儲容量為2K×816K位基本存儲電路排列成128×128陣列，它們被分成8個16×128矩陣，每個16×128矩陣都代表2048個字中的某一位電源電壓為單一+5V，編程電壓VPP在編程時為25V，其余時間保持為+5V。A4~A10確定128行中的一行，A0~A3控制16根位線第18頁，共39頁，2023年，2月20日，星期四2716的引腳排列第19頁，共39頁，2023年，2月20日，星期四1、用ROM作字符發(fā)生器當(dāng)用ROM作字符發(fā)生器時，每個字符在ROM中占有特定的空間，由7×5或7×9的矩陣單元組成，下圖為一個由7×5矩陣單元組成字符Z。輸出至顯示器當(dāng)?shù)刂反a選擇一行，該行內(nèi)容就以光點(diǎn)反映在熒光屏上。如地址碼循環(huán)改變，各行內(nèi)容就相繼出現(xiàn)在輸出端。顯示器中配合X和Y掃描，屏幕上就顯示出字母Z的字樣。四、只讀存儲器應(yīng)用舉例第20頁，共39頁，2023年，2月20日，星期四產(chǎn)生64個字符的ROM結(jié)構(gòu)要顯示n個字符時，所需ROM總?cè)萘繎?yīng)為n×7×5位多字符發(fā)生器的ROM，地址碼分兩組，一組是完成逐行掃描的行地址碼，另一組是選擇字符的字特征地址碼，每個字特征地址碼對應(yīng)一個字符號。第21頁，共39頁，2023年，2月20日，星期四2、用于存放BIOSBIOS是BASICINPUT/OUTPUTSYSTEM的縮寫，中文意思為基本輸入/輸出系統(tǒng)。實際上，BIOS是一個程序，而且是計算機(jī)系統(tǒng)的一個核心程序，控制著計算機(jī)部件（包括板卡，外設(shè)）的運(yùn)作。存于EEPROM中第22頁，共39頁，2023年，2月20日，星期四擴(kuò)充方法第四節(jié)主存儲器的組成與尋址一、存儲器芯片的擴(kuò)充及各芯片尋址范圍1、位并聯(lián)法適用于主存儲器的字?jǐn)?shù)（即存儲單元數(shù)）與存儲器芯片的字?jǐn)?shù)相同，但位數(shù)不夠的情況，即由M×N芯片→M×8主存儲器①所需芯片數(shù)為，其中N是芯片每一存儲單元的位數(shù)②擴(kuò)展方法：把所有芯片的地址線、片選線、讀/寫控制線各自并接在一起第23頁，共39頁，2023年，2月20日，星期四例：用16K×1----16K×8的存儲器…………D0D1D7CPU128CS

CSCSA0A13…各芯片地址范圍相同，均為：0000H----3FFFH0000,0000,0000,00000011,1111,1111,1111設(shè)CPU地址線為16根第24頁，共39頁，2023年，2月20日，星期四擴(kuò)充方法2、字?jǐn)U展法位數(shù)不變，在字向進(jìn)行擴(kuò)充。如：16K×8位存儲器芯片→64K×8主存儲器需4片16K×8芯片地址線、數(shù)據(jù)線、讀/寫控制線各自并聯(lián)③片選信號線單獨(dú)引出以區(qū)分各片地址第25頁，共39頁，2023年，2月20日，星期四字?jǐn)U展法組成的64K×8位RAM中央處理器CPUA15A14A13A0WED7D0…譯碼器CS16K×8WECS16K×8WECS16K×8WECS16K×8WE00011110……………低14位片內(nèi)地址高2位片選地址芯片號地址范圍片選片內(nèi)地址十六進(jìn)制表示A15A14A13…A1A0第一片最低地址最高地址

000000000000000000111111111111110000H3FFFH地址線、數(shù)據(jù)線、讀寫控制線各自并聯(lián)第26頁，共39頁，2023年，2月20日，星期四芯片各芯片地址范圍片選片內(nèi)地址十六進(jìn)制表示

A15~A14A13…A1A0第一片最低地址0000,0000,0000,00000000H

最高地址0011,1111,1111,11113FFFH第二片最低地址0100,0000,0000,00004000H

最高地址0111,1111,1111,11117FFFH第三片最低地址1000,0000,0000,00008000H

最高地址1011,1111,1111,1111BFFFH第四片最低地址1100,0000,0000,00000000H

最高地址1111,1111,1111,11113FFFH第27頁，共39頁，2023年，2月20日，星期四3、字位擴(kuò)展法在字向和位向上均進(jìn)行擴(kuò)充如：存儲容量為M×N位的存儲器，若用L×K位的存儲器芯片組成。共需個存儲器芯片。例：用2K×4位存儲器芯片組成8K×8位的存儲器擴(kuò)展方法：先在位向上擴(kuò)展，采用位并聯(lián)法，每兩片為一組，即一頁；然后在字向上擴(kuò)展，采用字?jǐn)U展法，共四組。第28頁，共39頁，2023年，2月20日，星期四一片存儲芯片容量為2048×4位片內(nèi)地址線11條，A10~A0片選地址線2條，A12，A118K容量，地址線共13條，分成兩組每2K字為一頁，一頁內(nèi)有兩片奇數(shù)片接數(shù)據(jù)總線D7~D4作為高4位偶數(shù)片接數(shù)據(jù)總線D3~D0作為低4位第29頁，共39頁，2023年，2月20日，星期四74LS1383:8譯碼芯片簡介Y0~Y7譯碼輸出端E1、E2、E3選通輸入端A，B，C譯碼輸入端輸入必須同時為0，0，1時有效低電平有效不同編碼對應(yīng)于唯一的譯碼輸出端第30頁，共39頁，2023年，2月20日，星期四74LS138譯碼器邏輯圖、引腳圖、功能表第31頁，共39頁，2023年，2月20日，星期四二、半導(dǎo)體存儲器與CPU的連接當(dāng)采用更多半導(dǎo)體存儲器芯片來組成一個主存儲器時，還需使用一定的控制電路?？刂齐娐分饕w現(xiàn)在讀寫命令的產(chǎn)生和片選譯碼器如何組成，它們介于CPU和存儲器之間，成為CPU和存儲器之間的接口。1、存儲器與CPU直接相連接1）線選方案可以減少或不用譯碼器和驅(qū)動器等部件線選就是用低位地址線進(jìn)行片內(nèi)的存儲單元尋址（字選），用高位地址線作各片的片選地址線。例如用4K×1位的存儲器組成16K×8位的存儲器，采用線選方案的連接方法如圖所示。第32頁，共39頁，2023年，2月20日，星期四線選例圖地址范圍：設(shè)未連地址線為1，以第一組為例A15A14A13A12A11A10……A1A0最低地址111000……00最高地址111011……11E000HEFFFH用線選方案構(gòu)成的存儲器，地址不連續(xù)，編程較困難。只適用于較小的存儲器系統(tǒng)第33頁，共39頁，2023年，2月20日，星期四2）采用譯碼器連接方案采用低位地址線對每片內(nèi)的存儲單元進(jìn)行尋址，用高位地址線經(jīng)譯碼器譯碼輸出進(jìn)行選片。地址連續(xù)，在各種存儲器系統(tǒng)中被廣泛采用下圖為起始地址不從0地址開始的譯碼器連接方案由2114組成的4K×8位存儲器A9~A0

片內(nèi)尋址A15~A10取譯碼001000、001001、001010、001011作片選信號地址范圍：第一組2000H~23FFH第二組2400H~27FFH第三組2800H~2BFFH第四組2C00H~2FFFH第34頁，共39頁，2023年，2月20日，星期四三、半導(dǎo)體存儲器的設(shè)計步驟1、選擇存儲器芯片原則：根據(jù)存取速度、存儲容量、電源電壓、成本等因素綜合考慮，選擇指標(biāo)相當(dāng)?shù)拇鎯ζ餍酒?、位向（字長）芯片數(shù)目的確定如果所選芯片的位數(shù)不夠，即不能滿足系統(tǒng)的字長要求，則可按字長位數(shù)計算出所需要的芯片數(shù)。3、字向（容量）芯片數(shù)目的確定如果所選存儲器芯片的容量不夠，應(yīng)增加容量。按容量要求計算出字向所需的芯片數(shù)。第35頁，共39頁，2023年，2月20日，星期四4、對CPU總線負(fù)載能力的考慮目前使用的半導(dǎo)體存儲器多數(shù)是MOS電路，直流負(fù)載小，其主要負(fù)載為電容負(fù)載。因此，在小型機(jī)系統(tǒng)中，存儲器可以與CPU直接連接。而在較大的系統(tǒng)中，就應(yīng)當(dāng)考慮CPU是否有足夠的驅(qū)動能力，當(dāng)需要時，必須選用驅(qū)動能力相當(dāng)?shù)木彌_器。5、CPU