數(shù)字電路詳解演示文稿

數(shù)字電路詳解演示文稿本文檔共130頁；當(dāng)前第1頁；編輯于星期三\8點(diǎn)12分1（優(yōu)選）數(shù)字電路本文檔共130頁；當(dāng)前第2頁；編輯于星期三\8點(diǎn)12分2分立元件階段電子管時(shí)代（1905～1948）為現(xiàn)代技術(shù)采取了決定性步驟主要大事記1905年愛因斯坦闡述相對(duì)論——E＝mc21906年亞歷山德森研制成高頻交流發(fā)電機(jī)德福雷斯特在弗菜明二極管上加?xùn)艠O，制威第一只三極管1912年阿諾德和蘭米爾研制出高真空電子管1917年坎貝爾研制成濾波器1922年弗里斯研制成第一臺(tái)超外差無線電收音機(jī)1934年勞倫斯研制成回旋加速器1940年帕全森和洛弗爾研制成電子模擬計(jì)算機(jī)1947年肖克萊、巴丁和布拉頓發(fā)明晶體管；香農(nóng)奠定信息論的基礎(chǔ)

真空電子管本文檔共130頁；當(dāng)前第3頁；編輯于星期三\8點(diǎn)12分3分立元件階段晶體管時(shí)代（1948～1959）宇宙空間的探索即將開始主要大事記1947年貝爾實(shí)驗(yàn)室的巴丁、布拉頓和肖克萊研制成第一個(gè)點(diǎn)接觸型晶體管1948年貝爾實(shí)驗(yàn)室的香農(nóng)發(fā)表信息論的論文英國采用EDSAG計(jì)算機(jī)，這是最早的一種存儲(chǔ)程序數(shù)字計(jì)算機(jī)1949年諾伊曼提出自動(dòng)傳輸機(jī)的概念1950年麻省理工學(xué)院的福雷斯特研制成磁心存儲(chǔ)器1952年美國爆炸第一顆氫彈1954年貝爾實(shí)驗(yàn)室研制太陽能電池和單晶硅1957年蘇聯(lián)發(fā)射第一顆人造地球衛(wèi)星1958年美國得克薩斯儀器公司和仙童公司宣布研制成第一個(gè)集成電路本文檔共130頁；當(dāng)前第4頁；編輯于星期三\8點(diǎn)12分4集成電路階段時(shí)期規(guī)模集成度（元件數(shù)）50年代末小規(guī)模集成電路（SSI）10060年代中規(guī)模集成電路（MSI）100070年代大規(guī)模集成電路（LSI）>100070年代末超大規(guī)模集成電路（VLSI）1000080年代特大規(guī)模集成電路（ULSI）>100000自1958年第一塊集成元件問世以來，集成電路已經(jīng)跨越了小、中、大、超大、特大、巨大規(guī)模幾個(gè)臺(tái)階，集成度平均每2年提高近3倍。隨著集成度的提高，器件尺寸不斷減小。1985年，1兆位ULSI的集成度達(dá)到200萬個(gè)元件，器件條寬僅為1微米；1992年，16兆位的芯片集成度達(dá)到了3200萬個(gè)元件，條寬減到0.5微米，而后的64兆位芯片，其條寬僅為0.3微米。本文檔共130頁；當(dāng)前第5頁；編輯于星期三\8點(diǎn)12分5集成電路階段集成電路制造技術(shù)的發(fā)展日新月異，當(dāng)前比較有代表性的集成電路芯片主要包括以下幾類，它們構(gòu)成了現(xiàn)代數(shù)字系統(tǒng)的基石可編程邏輯器件（PLD）微控制芯片（MCU）數(shù)字信號(hào)處理器（DSP）大規(guī)模存儲(chǔ)芯片（RAM/ROM）本文檔共130頁；當(dāng)前第6頁；編輯于星期三\8點(diǎn)12分6IBM7090電子計(jì)算機(jī)的發(fā)展伴隨著電子技術(shù)的發(fā)展而飛速發(fā)展起來的電子計(jì)算機(jī)所經(jīng)歷的四個(gè)階段充分說明了電子技術(shù)發(fā)展的四個(gè)階段的特性。第一代（1946～1957）電子管計(jì)算機(jī)第二代（1958～1963）晶體管計(jì)算機(jī)第三代（1964～1970）集成電路計(jì)算機(jī)第四代（1971～）大規(guī)模集成電路計(jì)算機(jī)世界上第一臺(tái)電子計(jì)算機(jī)于1946年在美國研制成功，取名ENIAC。這臺(tái)計(jì)算機(jī)使用了18800個(gè)電子管，占地170平方米，重達(dá)30噸，耗電140千瓦，價(jià)格40多萬美元，是一個(gè)昂貴耗電的"龐然大物"。由于它采用了電子線路來執(zhí)行算術(shù)運(yùn)算、邏輯運(yùn)算和存儲(chǔ)信息，從而就大大提高了運(yùn)算速度。ENIAC每秒可進(jìn)行5000次加法和減法運(yùn)算，把計(jì)算一條彈道的時(shí)間短為30秒。它最初被專門用于彈道運(yùn)算，后來經(jīng)過多次改進(jìn)而成為能進(jìn)行各種科學(xué)計(jì)算的通用電子計(jì)算機(jī)。從1946年2月交付使用，到1955年10月最后切斷電源，ENIAC服役長達(dá)9年。IBM360晶體管計(jì)算機(jī)ENIAC品牌電腦本文檔共130頁；當(dāng)前第7頁；編輯于星期三\8點(diǎn)12分7IBM7090ENIAC電子計(jì)算機(jī)的發(fā)展IBM360晶體管計(jì)算機(jī)品牌電腦第一代（1946～1957）電子管計(jì)算機(jī)時(shí)代：它的基本電子元件是電子管，內(nèi)存儲(chǔ)器采用水銀延遲線，外存儲(chǔ)器主要采用磁鼓、紙帶、卡片、磁帶等。由于當(dāng)時(shí)電子技術(shù)的限制，運(yùn)算速度只是每秒幾千次~幾萬次基本運(yùn)算，內(nèi)存容量僅幾千個(gè)字。程序語言處于最低階段，主要使用二進(jìn)制表示的機(jī)器語言編程，后階段采用匯編語言進(jìn)行程序設(shè)計(jì)。體積大，耗電多，速度低，造價(jià)高，使用不便，主要局限于一些軍事和科研部門進(jìn)行科學(xué)計(jì)算。（ENIAC）第二代（1958～1963）晶體管計(jì)算機(jī)時(shí)代：它的基本電子元件是晶體管，內(nèi)存儲(chǔ)器大量使用磁性材料制成的磁芯存儲(chǔ)器。與第一代電子管計(jì)算機(jī)相比，晶體管計(jì)算機(jī)體積小，耗電少，成本低，邏輯功能強(qiáng)，使用方便，可靠性高

。（IBM7090）第三代（1964～1970）集成電路計(jì)算機(jī)時(shí)代：它的基本元件是小規(guī)模集成電路和中規(guī)模集成電路，磁芯存儲(chǔ)器進(jìn)一步發(fā)展，并開始采用性能更好的半導(dǎo)體存儲(chǔ)器，運(yùn)算速度提高到每秒幾十萬次基本運(yùn)算。由于采用了集成電路，第三代計(jì)算機(jī)各方面性能都有了極大提高：體積縮小，價(jià)格降低，功能增強(qiáng)，可靠性大大提高。（IBM360系列為代表）第四代（1971～）大規(guī)模集成電路計(jì)算機(jī)時(shí)代：它的基本元件是大規(guī)模集成電路，甚至超大規(guī)模集成電路，集成度很高的半導(dǎo)體存儲(chǔ)器替代了磁芯存儲(chǔ)器，運(yùn)算速度可達(dá)每秒幾百萬次，甚至上億次基本運(yùn)算。具有體積小、功能強(qiáng)、可靠性高等特點(diǎn)。本文檔共130頁；當(dāng)前第8頁；編輯于星期三\8點(diǎn)12分8EDA技術(shù)電子設(shè)計(jì)技術(shù)的核心就是EDA技術(shù)。EDA是指以計(jì)算機(jī)為工作平臺(tái)，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果而研制成的電子CAD通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作，即IC設(shè)計(jì)、電子電路設(shè)計(jì)和PCB設(shè)計(jì)。電子系統(tǒng)設(shè)計(jì)自動(dòng)化(ESDA)階段（90年代以后）：設(shè)計(jì)人員按照“自頂向下”的設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路（ASIC）實(shí)現(xiàn)，然后采用硬件描述語言（HDL）完成系統(tǒng)行為級(jí)設(shè)計(jì)，最后通過綜合器和適配器生成最終的目標(biāo)器件。EDA技術(shù)發(fā)展的三個(gè)階段：計(jì)算機(jī)輔助設(shè)計(jì)(CAD)階段（70年代）：用計(jì)算機(jī)輔助進(jìn)行IC版圖編輯、PCB布局布線，取代了手工操作。計(jì)算機(jī)輔助工程(CAE)階段（80年代）：與CAD相比，CAE除了有純粹的圖形繪制功能外，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，并且通過電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)。CAE的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動(dòng)布局布線，PCB后分析。ARM開發(fā)板本文檔共130頁；當(dāng)前第9頁；編輯于星期三\8點(diǎn)12分9納米電子技術(shù)納米電子學(xué)主要在納米尺度空間內(nèi)研究電子、原子和分子運(yùn)動(dòng)規(guī)律和特性，研究納米尺度空間內(nèi)的納米膜、納米線。納米點(diǎn)和納米點(diǎn)陣構(gòu)成的基于量子特性的納米電子器件的電子學(xué)功能、特性以及加工組裝技術(shù)。其性能涉及放大、振蕩、脈沖技術(shù)、運(yùn)算處理和讀寫等基本問題。其新原理主要基于電子的波動(dòng)性、電子的量子隧道效應(yīng)、電子能級(jí)的不連續(xù)性、量子尺寸效應(yīng)和統(tǒng)計(jì)漲落特性等。從微電子技術(shù)到納米電子器件將是電子器件發(fā)展的第二次變革，與從真空管到晶體管的第一次變革相比，它含有更深刻的理論意義和豐富的科技內(nèi)容。在這次變革中，傳統(tǒng)理論將不再適用，需要發(fā)展新的理論，并探索出相應(yīng)的材料和技術(shù)。本文檔共130頁；當(dāng)前第10頁；編輯于星期三\8點(diǎn)12分10數(shù)字電路回顧

一、數(shù)字電路應(yīng)用技術(shù)二、數(shù)字電路與微機(jī)原理本文檔共130頁；當(dāng)前第11頁；編輯于星期三\8點(diǎn)12分11一、數(shù)字電路應(yīng)用技術(shù)

數(shù)字電路用于處理：1、邏輯函數(shù)2、二進(jìn)制形式的編碼0、1信號(hào)開關(guān)狀態(tài)高低電平本文檔共130頁；當(dāng)前第12頁；編輯于星期三\8點(diǎn)12分12一、數(shù)字電路應(yīng)用技術(shù)

一）器件層面數(shù)字電路基礎(chǔ)器件是門電路門電路分立器件二極管:與門、或門三極管：非門(開關(guān)狀態(tài)，高低電平互相對(duì)應(yīng)，直接描述數(shù)字信息)集成門電路TTLMOSCMOS本文檔共130頁；當(dāng)前第13頁；編輯于星期三\8點(diǎn)12分13⒈二極管與門（D與門）⑴電路5VA0VBFRD1D2Vcc（5V）⑵原理VAVBVFD1D20V0V0.7V通通0V5V0.7V通止5V0V0.7V止通5V5V5V止止要分析輸入的各種狀態(tài)電位表：A、分立器件門電路本文檔共130頁；當(dāng)前第14頁；編輯于星期三\8點(diǎn)12分14二極管與門(續(xù))VAVBVFD1D20V0V0.7V通通0V5V0.7V通止5V0V0.7V止通5V5V5V止止0→低電位1→高電位真值表:

ABF000010100111實(shí)現(xiàn)了與邏輯功能實(shí)現(xiàn)了與邏輯功能⑶符號(hào)ABF&國標(biāo)慣用國外ABFABF與邏輯關(guān)系，即“有低出低；全高出高”，所以，它是一種與門。本文檔共130頁；當(dāng)前第15頁；編輯于星期三\8點(diǎn)12分152.二極管或門電路

⑴電路5VA0VBFRD1D2⑵原理VAVBVFD1D20V0V0V止止0V5V4.3V止通5V0V4.3V通止5V5V4.3V通通電位表：0→低電位1→高電位真值表:

ABF000011101111實(shí)現(xiàn)了或邏輯功能實(shí)現(xiàn)了或邏輯功能本文檔共130頁；當(dāng)前第16頁；編輯于星期三\8點(diǎn)12分16符號(hào)國標(biāo)慣用國外FAB≥1ABF＋ABF或邏輯關(guān)系，即“有高出高；全低出低”，所以，它是一種或門。本文檔共130頁；當(dāng)前第17頁；編輯于星期三\8點(diǎn)12分173.三極管反相器⑶符號(hào)⑴電路⑵原理VAVFT0V5V止5V0.3V通電位表：真值表:

AF0110實(shí)現(xiàn)了非邏輯功能ARbRcVcc(

5V)FT國標(biāo)慣用國外FA1AFFA集電結(jié)正偏，發(fā)射結(jié)反偏，為倒置狀態(tài)；

集電結(jié)正偏，發(fā)射結(jié)正偏，為飽和狀態(tài)；

集電結(jié)反偏，發(fā)射結(jié)反偏，為截止?fàn)顟B(tài)；

集電結(jié)反偏，發(fā)射結(jié)正偏，為放大狀態(tài)本文檔共130頁；當(dāng)前第18頁；編輯于星期三\8點(diǎn)12分184.三極管與門、或門AVcc(

5V)F=A·BBAVcc(

5V)F=A+BB本文檔共130頁；當(dāng)前第19頁；編輯于星期三\8點(diǎn)12分1974系列集成電路大致可分為6大類:

.74××(標(biāo)準(zhǔn)型);

.74LS××(低功耗肖特基);

.74S××(肖特基);

.74ALS××(先進(jìn)低功耗肖特基);

.74AS××(先進(jìn)肖特基);

.74F××(高速).

近年來還出現(xiàn)了高速CMOS電路的74系列,該系列可分為3大類:

.HC為COMS工作電平;

.HCT為TTL工作電平,可與74LS系列互換使用;

.HCU適用于無緩沖級(jí)的CMOS電路.

B集成電路均已系列化、芯片化小規(guī)模、中規(guī)模、大規(guī)模、超大規(guī)模主要是74HC/LS/HCT/F系列芯片，LS是TTL電平,HC是COMS電平.

TTL電平,其低電平和高電平分別為0.8和2.4V,而CMOS在工作電壓為5V時(shí)分別為0.3V和3.6V本文檔共130頁；當(dāng)前第20頁；編輯于星期三\8點(diǎn)12分20電路結(jié)構(gòu)1、TTL反相器是由T1、R1和D1組成輸入級(jí)、由T2、R2和R3組成倒相級(jí)、由T4、T5、R4、D2組成推拉式輸出級(jí)構(gòu)成的。TTL反相器的電路設(shè)：VCC＝5V，VIH＝3.4VPN結(jié)的導(dǎo)通壓降為VON＝0.7V本文檔共130頁；當(dāng)前第21頁；編輯于星期三\8點(diǎn)12分21(1)輸入級(jí)NPN當(dāng)輸入低電平時(shí)，

uI=0.3V，發(fā)射結(jié)正向?qū)ǎ?/p>

uB1=1.0V當(dāng)輸入高電平時(shí)，

uI=3.6V，發(fā)射結(jié)受后級(jí)電路的影響將反向截止。uB1由后級(jí)電路決定。NNP本文檔共130頁；當(dāng)前第22頁；編輯于星期三\8點(diǎn)12分22(2)中間級(jí)反相器VT2實(shí)現(xiàn)非邏輯反相輸出同相輸出向后級(jí)提供反相與同相輸出。輸入高電壓時(shí)飽和輸入低電壓時(shí)截止本文檔共130頁；當(dāng)前第23頁；編輯于星期三\8點(diǎn)12分23(3)輸出級(jí)（推拉式輸出）VT4為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導(dǎo)通5445本文檔共130頁；當(dāng)前第24頁；編輯于星期三\8點(diǎn)12分24①當(dāng)vI＝VIL＝0.3V時(shí)T1導(dǎo)通T2截止T4導(dǎo)通T5截止D2導(dǎo)通vo＝VOH≈VCC

－IC2R2－2VON

≈3.6V輸出為高電平反相器的電路1.0V3.6V0.3V工作原理本文檔共130頁；當(dāng)前第25頁；編輯于星期三\8點(diǎn)12分25②當(dāng)vI＝VIH＝3.4V時(shí)T1倒置T2導(dǎo)通T4截止T5導(dǎo)通D2截止vo＝VOL≈VCE（sat）≈0.3V輸出為低電平TTL反相器的電路2.1V0.3V3.6V則輸出和輸入的邏輯關(guān)系為本文檔共130頁；當(dāng)前第26頁；編輯于星期三\8點(diǎn)12分26特點(diǎn)：①T1處于“倒置”狀態(tài)，其電流放大系數(shù)遠(yuǎn)遠(yuǎn)小于1②.推拉式輸出結(jié)構(gòu)由T4和T5構(gòu)成TTL反相器推拉式輸出，在輸出為高電平時(shí)，T4導(dǎo)通，T5截止；在輸出為低電平時(shí)，T4截止，T5導(dǎo)通。由于T4和T5總有一個(gè)導(dǎo)通，一個(gè)截止，這樣就降低輸出級(jí)的功耗，提高帶負(fù)載能力。本文檔共130頁；當(dāng)前第27頁；編輯于星期三\8點(diǎn)12分27采用推拉式輸出級(jí)利于提高開關(guān)速度和負(fù)載能力VT4組成射極輸出器，優(yōu)點(diǎn)是既能提高開關(guān)速度，又能提高負(fù)載能力。當(dāng)輸入高電平時(shí)，VT5飽和，uB4=uC2=0.3V+0.7V=1V，VT4和VD截止，VT5的集電極電流可以全部用來驅(qū)動(dòng)負(fù)載。當(dāng)輸入低電平時(shí)，VT5截止，VT4導(dǎo)通(為射極輸出器)，其輸出電阻很小，帶負(fù)載能力很強(qiáng)。可見，無論輸入如何，VT4和VT5總是一管導(dǎo)通而另一管截止。這種推拉式工作方式，帶負(fù)載能力很強(qiáng)。

本文檔共130頁；當(dāng)前第28頁；編輯于星期三\8點(diǎn)12分28當(dāng)輸出為高電平時(shí)，其輸出阻抗低，具有很強(qiáng)的帶負(fù)載能力，可提供5mA的輸出電流當(dāng)輸出為低電平時(shí)。其輸出阻抗小于100Ω,可灌入電流14mA，也有較強(qiáng)的驅(qū)動(dòng)能力。③二極管D1是輸入級(jí)的鉗位二極管，作用：a.抑制負(fù)脈沖干擾；b.保護(hù)T1發(fā)射極，防止輸入為負(fù)電壓時(shí)，電流過大，它可允許最大電流為20mA。本文檔共130頁；當(dāng)前第29頁；編輯于星期三\8點(diǎn)12分29TTL反相器的電壓傳輸特性及參數(shù)

電壓傳輸特性：輸出電壓uO與輸入電壓uI的關(guān)系曲線。TTL反相器電路的電壓傳輸特性截止區(qū)線性區(qū)轉(zhuǎn)折區(qū)飽和區(qū)1）曲線分析VT5截止，稱關(guān)門VT5飽和，稱開門本文檔共130頁；當(dāng)前第30頁；編輯于星期三\8點(diǎn)12分302）結(jié)合電壓傳輸特性介紹幾個(gè)參數(shù)

(1)輸出高電平UOH典型值為3V。(2)輸出低電平UOL典型值為0.3V。本文檔共130頁；當(dāng)前第31頁；編輯于星期三\8點(diǎn)12分31(3)開門電平UON一般要求UON≤1.8V(4)關(guān)門電平UOFF一般要求UOFF≥0.8V在保證輸出為額定低電平的條件下，允許的最小輸入高電平的數(shù)值，稱為開門電平UON。在保證輸出為額定高電平的條件下，允許的最大輸入低電平的數(shù)值，稱為關(guān)門電平UOFF。UOFFUON本文檔共130頁；當(dāng)前第32頁；編輯于星期三\8點(diǎn)12分32(5)閾值電壓UTH電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的uI值稱為閾值電壓UTH（又稱門檻電平）。通常UTH≈1.4V。(6)噪聲容限（UNL和UNH）噪聲容限也稱抗干擾能力，它反映門電路在多大的干擾電壓下仍能正常工作。UNL和UNH越大，電路的抗干擾能力越強(qiáng)。本文檔共130頁；當(dāng)前第33頁；編輯于星期三\8點(diǎn)12分33UOFFUNLUILUONUNHUIH本文檔共130頁；當(dāng)前第34頁；編輯于星期三\8點(diǎn)12分34①低電平噪聲容限（低電平正向干擾范圍）

UNL=UOFF-UIL

UIL為電路輸入低電平的典型值（0.3V）若UOFF=0.8V，則有UNL=0.8-0.3=0.5(V)

②高電平噪聲容限（高電平負(fù)向干擾范圍）

UNH=UIH-UONUIH為電路輸入高電平的典型值（3V）若UON=1.8V，則有UNH=3-1.8=1.2(V)本文檔共130頁；當(dāng)前第35頁；編輯于星期三\8點(diǎn)12分35輸入高電平噪聲容限VNH和輸入低電平噪聲容限VNL的計(jì)算方法為TTL反相器噪聲容限的計(jì)算74系列典型值為：VOH（min)=2.4V,VOL（max)=0.4V,VIH（min)=2.0V,VIL（max)=0.8V,VNH=0.4V,VNL=0.4V,本文檔共130頁；當(dāng)前第36頁；編輯于星期三\8點(diǎn)12分36TTL反相器的輸入特性和輸出特性

1）

輸入伏安特性輸入電壓和輸入電流之間的關(guān)系曲線。圖2-11TTL反相器的輸入伏安特性（a）測試電路（b）輸入伏安特性曲線本文檔共130頁；當(dāng)前第37頁；編輯于星期三\8點(diǎn)12分37兩個(gè)重要參數(shù)：

(1)輸入短路電流IIS當(dāng)uI=0V時(shí)，iI從輸入端流出。

iI=－(VCC－UBE1)/R1=－(5－0.7)/4≈－1.1mA(2)高電平輸入電流IIH當(dāng)輸入為高電平時(shí)，VT1的發(fā)射結(jié)反偏，集電結(jié)正偏，處于倒置工作狀態(tài)，倒置工作的三極管電流放大系數(shù)β反很小(約在0.01以下)，所以

iI=IIH=β反

iB2

IIH很小，約為10μA左右。本文檔共130頁；當(dāng)前第38頁；編輯于星期三\8點(diǎn)12分38帶負(fù)載能力門電路的負(fù)載能力通常用扇出系數(shù)N來表示。扇出系數(shù)是指其在正常工作情況下，所能驅(qū)動(dòng)同類門的最大數(shù)目。

扇出系數(shù)的計(jì)算需要考慮兩種情況，一種是拉電流負(fù)載，即輸出為高電平時(shí)的扇出數(shù)NH，另一種是灌電流負(fù)載，即輸出為低電平時(shí)的扇出數(shù)NL。

本文檔共130頁；當(dāng)前第39頁；編輯于星期三\8點(diǎn)12分39扇出系數(shù)No的計(jì)算其中IOLmax為最大允許灌電流，IIL是一個(gè)負(fù)載門灌入本級(jí)的電流（≈1.4mA）。No越大，說明門的負(fù)載能力越強(qiáng)。一般產(chǎn)品規(guī)定要求No≥8。TTL門輸出為高電位時(shí)，可帶動(dòng)的門的個(gè)數(shù)為：輸出為高電位時(shí)的輸出電流IOH與輸入為高電位時(shí)的流入電流IIH之比,即NOH=∣IOH/IIH∣TTL門輸出為低電位時(shí)，可帶動(dòng)的門的個(gè)數(shù)為：輸出為低電位灌入電流IIL與輸入為低電位時(shí)的流出電流IOL之比,即NOL=∣IOL/IIL∣TTL帶拉電流負(fù)載時(shí)的扇出系數(shù)可以進(jìn)行估算，但由于IOHmax≈5mA，而IIH很小，故此時(shí)的扇出較大，一般可以不計(jì)算.本文檔共130頁；當(dāng)前第40頁；編輯于星期三\8點(diǎn)12分40圖2-12輸入負(fù)載特性曲線（a）測試電路（b）輸入負(fù)載特性曲線TTL反相器的輸入端對(duì)地接上電阻RI時(shí)，uI隨RI

的變化而變化的關(guān)系曲線。2）輸入負(fù)載特性本文檔共130頁；當(dāng)前第41頁；編輯于星期三\8點(diǎn)12分41在一定范圍內(nèi)，uI隨RI的增大而升高。但當(dāng)輸入電壓uI達(dá)到1.4V以后，uB1=2.1V，RI增大，由于uB1不變，故uI=1.4V也不變。這時(shí)VT2和VT5飽和導(dǎo)通，輸出為低電平。虛框內(nèi)為TTL反相器的部分內(nèi)部電路

5本文檔共130頁；當(dāng)前第42頁；編輯于星期三\8點(diǎn)12分42RI不大不小時(shí)，工作在線性區(qū)或轉(zhuǎn)折區(qū)。RI較小時(shí)，關(guān)門，輸出高電平；RI較大時(shí)，開門，輸出低電平；ROFFRON本文檔共130頁；當(dāng)前第43頁；編輯于星期三\8點(diǎn)12分43(1)

關(guān)門電阻ROFF

——在保證門電路輸出為額定高電平的條件下，所允許RI

的最大值稱為關(guān)門電阻。典型的TTL門電路ROFF≈0.7kΩ。

(2)開門電阻RON——在保證門電路輸出為額定低電平的條件下，所允許RI

的最小值稱為開門電阻。典型的TTL門電路RON≈2kΩ。數(shù)字電路中要求輸入負(fù)載電阻RI≥RON或RI≤ROFF，否則輸入信號(hào)將不在高低電平范圍內(nèi)。振蕩電路則令ROFF≤RI≤RON使電路處于轉(zhuǎn)折區(qū)。本文檔共130頁；當(dāng)前第44頁；編輯于星期三\8點(diǎn)12分443）輸出特性指輸出電壓與輸出電流之間的關(guān)系曲線。(1)輸出高電平時(shí)的輸出特性負(fù)載電流iL不可過大，否則輸出高電平會(huì)降低。圖2-13輸出高電平時(shí)的輸出特性（a）電路（b）特性曲線拉電流負(fù)載本文檔共130頁；當(dāng)前第45頁；編輯于星期三\8點(diǎn)12分45圖2-14輸出低電平時(shí)的輸出特性（a）電路（b）特性曲線(2)輸出低電平時(shí)的輸出特性負(fù)載電流iL不可過大，否則輸出低電平會(huì)升高。一般灌電流在20mA以下時(shí)，電路可以正常工作。典型TTL門電路的灌電流負(fù)載為12.8mA。灌電流負(fù)載本文檔共130頁；當(dāng)前第46頁；編輯于星期三\8點(diǎn)12分46當(dāng)反相器輸出UOH時(shí)，拉電流IOH從反相器輸出端流出到負(fù)載門。當(dāng)負(fù)載門個(gè)數(shù)增加時(shí)，總的拉電流也會(huì)增加，這將引起輸出高電平變低，但不得低于UOHmin當(dāng)反相器輸出UOL時(shí)，灌電流IOL將從負(fù)載門流入到反相器，當(dāng)負(fù)載門個(gè)數(shù)增加時(shí)，總的灌電流也會(huì)增加，這將使反相器輸出低電平變高，但不得高于UOLmax。

本文檔共130頁；當(dāng)前第47頁；編輯于星期三\8點(diǎn)12分47TTL反相器的其它參數(shù)

1）平均傳輸延遲時(shí)間tpd

平均傳輸延遲時(shí)間tpd表征了門電路的開關(guān)速度。tpd=（tpLH+tpHL）/2

圖2-15TTL反相器的平均延遲時(shí)間

本文檔共130頁；當(dāng)前第48頁；編輯于星期三\8點(diǎn)12分48信號(hào)通過一級(jí)門電路的延遲時(shí)間稱為平均傳輸延遲時(shí)間，它是表示門電路工作速度的重要指標(biāo)。TTL反相器的動(dòng)態(tài)波形tPHL－輸出信號(hào)下降到Vm/2相對(duì)于輸入信號(hào)上升到Vm/2之間的延遲時(shí)間tPLH－輸出信號(hào)上升到Vm/2相對(duì)于輸入信號(hào)下降到Vm/2之間的延遲時(shí)間原因：結(jié)電容和寄生電容的存在。TTL門的平均傳輸延時(shí)為3~40ns本文檔共130頁；當(dāng)前第49頁；編輯于星期三\8點(diǎn)12分49TTL與非門和或非門1）與非門TTL與非門電路輸入級(jí)倒相級(jí)輸出級(jí)本文檔共130頁；當(dāng)前第50頁；編輯于星期三\8點(diǎn)12分50工作原理：TTL與非門電路輸入級(jí)倒相級(jí)輸出級(jí)故：31.0本文檔共130頁；當(dāng)前第51頁；編輯于星期三\8點(diǎn)12分512）或非門TTL或非門的電路，其輸出為TTL或非門的電路本文檔共130頁；當(dāng)前第52頁；編輯于星期三\8點(diǎn)12分52三態(tài)TTL與非門（TSL－ThreeStateLogicGate）三態(tài)TTL與非門又叫三態(tài)門，它是在普通與非門電路的基礎(chǔ)上附加控制電路構(gòu)成的。其特點(diǎn)是除了輸出高、低電平兩個(gè)狀態(tài)外，還有第三種狀態(tài)，即高阻狀態(tài)。其典型電路如圖所示它與普通與非門電路的主要差別是輸入級(jí)多了一個(gè)使能端EN和一個(gè)二極管D。1.電路結(jié)構(gòu)3）三態(tài)門本文檔共130頁；當(dāng)前第53頁；編輯于星期三\8點(diǎn)12分53其邏輯符號(hào)及邏輯功能

控制端為低電平有效2.工作原理（1）當(dāng)EN＝0時(shí)，P＝1，D截止，與非門為正常工作狀態(tài)，即（2）當(dāng)EN＝1時(shí)，P＝0，D導(dǎo)通，T4截止；而P＝0使得T1導(dǎo)通，T2、T5截止，與非門為高阻態(tài)，即Y＝Z本文檔共130頁；當(dāng)前第54頁；編輯于星期三\8點(diǎn)12分54三態(tài)門的用途總線結(jié)構(gòu)數(shù)據(jù)的雙向傳輸TTL三態(tài)門除了電平轉(zhuǎn)換，也可以構(gòu)成數(shù)據(jù)的雙向傳輸和總線結(jié)構(gòu)，本文檔共130頁；當(dāng)前第55頁；編輯于星期三\8點(diǎn)12分55場效應(yīng)晶體管是利用電場效應(yīng)來控制電流的一種半導(dǎo)體器件，即是電壓控制元件。它的輸出電流決定于輸入電壓的大小，基本上不需要信號(hào)源提供電流，所以它的輸入電阻高，且溫度穩(wěn)定性好。結(jié)型場效應(yīng)管（只有耗盡型）按結(jié)構(gòu)不同場效應(yīng)管有兩種:絕緣柵型場效應(yīng)管本節(jié)僅介紹絕緣柵型場效應(yīng)管按工作狀態(tài)可分為：增強(qiáng)型和耗盡型兩類每類又有N溝道和P溝道之分2、場效應(yīng)管本文檔共130頁；當(dāng)前第56頁；編輯于星期三\8點(diǎn)12分56漏極D柵極和其它電極及硅片之間是絕緣的，稱絕緣柵型場效應(yīng)管。金屬電極(1)

N溝道增強(qiáng)型管的結(jié)構(gòu)柵極G源極S增強(qiáng)型絕緣柵場效應(yīng)管SiO2絕緣層P型硅襯底

高摻雜N區(qū)本文檔共130頁；當(dāng)前第57頁；編輯于星期三\8點(diǎn)12分57GSD符號(hào)：由于柵極是絕緣的，柵極電流幾乎為零，輸入電阻很高，最高可達(dá)1014。漏極D金屬電極柵極G源極SSiO2絕緣層P型硅襯底

高摻雜N區(qū)由于金屬柵極和半導(dǎo)體之間的絕緣層目前常用二氧化硅，故又稱金屬-氧化物-半導(dǎo)體場效應(yīng)管，簡稱MOS場效應(yīng)管。本文檔共130頁；當(dāng)前第58頁；編輯于星期三\8點(diǎn)12分58(2)N溝道增強(qiáng)型管的工作原理EGP型硅襯底N+N+GSD+–UGSED+–

由結(jié)構(gòu)圖可見，N+型漏區(qū)和N+型源區(qū)之間被P型襯底隔開，漏極和源極之間是兩個(gè)背靠背的PN結(jié)。

當(dāng)柵源電壓UGS=0時(shí)，不管漏極和源極之間所加電壓的極性如何，其中總有一個(gè)PN結(jié)是反向偏置的，反向電阻很高，漏極電流近似為零。SD本文檔共130頁；當(dāng)前第59頁；編輯于星期三\8點(diǎn)12分59EGP型硅襯底N+N+GSD+–UGSED+–

當(dāng)UGS>0時(shí)，P型襯底中的電子受到電場力的吸引到達(dá)表層，填補(bǔ)空穴形成負(fù)離子的耗盡層；N型導(dǎo)電溝道在漏極電源的作用下將產(chǎn)生漏極電流ID，管子導(dǎo)通。當(dāng)UGS>UGS（th）時(shí)，將出現(xiàn)N型導(dǎo)電溝道，將D-S連接起來。UGS愈高，導(dǎo)電溝道愈寬。(2)N溝道增強(qiáng)型管的工作原理本文檔共130頁；當(dāng)前第60頁；編輯于星期三\8點(diǎn)12分60EGP型硅襯底N+N+GSD+–UGSED+–N型導(dǎo)電溝道當(dāng)UGS

UGS(th）后，場效應(yīng)管才形成導(dǎo)電溝道，開始導(dǎo)通，若漏–源之間加上一定的電壓UDS，則有漏極電流ID產(chǎn)生。在一定的UDS下漏極電流ID的大小與柵源電壓UGS有關(guān)。所以，場效應(yīng)管是一種電壓控制電流的器件。在一定的漏–源電壓UDS下，使管子由不導(dǎo)通變?yōu)閷?dǎo)通的臨界柵源電壓稱為開啟電壓UGS(th）。(2)N溝道增強(qiáng)型管的工作原理本文檔共130頁；當(dāng)前第61頁；編輯于星期三\8點(diǎn)12分61(3)

特性曲線有導(dǎo)電溝道轉(zhuǎn)移特性曲線無導(dǎo)電溝道開啟電壓UGS(th）UDSUGS/ID/mAUDS/VoUGS=1VUGS=2VUGS=3VUGS=4V漏極特性曲線恒流區(qū)可變電阻區(qū)截止區(qū)本文檔共130頁；當(dāng)前第62頁；編輯于星期三\8點(diǎn)12分62N溝道結(jié)型場效應(yīng)管符號(hào)導(dǎo)電溝道是N型的本文檔共130頁；當(dāng)前第63頁；編輯于星期三\8點(diǎn)12分63(2)工作原理本文檔共130頁；當(dāng)前第64頁；編輯于星期三\8點(diǎn)12分64*耗盡層的寬度改變主要在溝道區(qū)本文檔共130頁；當(dāng)前第65頁；編輯于星期三\8點(diǎn)12分65本文檔共130頁；當(dāng)前第66頁；編輯于星期三\8點(diǎn)12分663)在漏源極間加正向VDD，使vDS>0在柵源間加負(fù)電源VGG，觀察vDS

變化時(shí)耗盡層和漏極iD本文檔共130頁；當(dāng)前第67頁；編輯于星期三\8點(diǎn)12分67本文檔共130頁；當(dāng)前第68頁；編輯于星期三\8點(diǎn)12分68本文檔共130頁；當(dāng)前第69頁；編輯于星期三\8點(diǎn)12分69=0本文檔共130頁；當(dāng)前第70頁；編輯于星期三\8點(diǎn)12分702.結(jié)型場效應(yīng)管的伏安特性曲線（1）輸出特性曲線當(dāng)柵源之間的電壓vGS

不變時(shí)，漏極電流iD

與漏源之間電壓vDS的關(guān)系，即本文檔共130頁；當(dāng)前第71頁；編輯于星期三\8點(diǎn)12分71本文檔共130頁；當(dāng)前第72頁；編輯于星期三\8點(diǎn)12分72（2）轉(zhuǎn)移特性本文檔共130頁；當(dāng)前第73頁；編輯于星期三\8點(diǎn)12分73本文檔共130頁；當(dāng)前第74頁；編輯于星期三\8點(diǎn)12分74NMOS管驅(qū)動(dòng)管PMOS管負(fù)載管CMOS反相器VDDAFSPDNGPVPVNDPSNGN漏極相連做輸出端PMOS管的襯底總是接到源極S，流出P溝道NMOS管的襯底總是接到源極S，流進(jìn)N溝道柵極相連做輸入端⒈電路AVPVNY0導(dǎo)通截止11截止導(dǎo)通0

結(jié)論：本文檔共130頁；當(dāng)前第75頁；編輯于星期三\8點(diǎn)12分75VDDVP2VP1VN2VN1ABF負(fù)載管并聯(lián)驅(qū)動(dòng)管串聯(lián)CMOS與非門和或非門與非門ABVP1

VP2

VN1

VN2F00導(dǎo)通導(dǎo)通截止截止

101導(dǎo)通截止截止導(dǎo)通10截止導(dǎo)通導(dǎo)通截止111截止截止導(dǎo)通導(dǎo)通

0本文檔共130頁；當(dāng)前第76頁；編輯于星期三\8點(diǎn)12分76⒈電路VDDVP2VP1VN2VN1ABF負(fù)載管串聯(lián)驅(qū)動(dòng)管并聯(lián)CMOS或非門ABVP1

VP2

VN1

VN2F00導(dǎo)通導(dǎo)通截止截止

101導(dǎo)通截止截止導(dǎo)通00截止導(dǎo)通導(dǎo)通截止011截止截止導(dǎo)通導(dǎo)通

0本文檔共130頁；當(dāng)前第77頁；編輯于星期三\8點(diǎn)12分77CMOS傳輸門（TG門）

CMOS傳輸門也是CMOS電路的基本單元，是一種傳輸信號(hào)的可控開關(guān)，它由一個(gè)P溝道和一個(gè)N溝道增強(qiáng)型MOS管并聯(lián)而成。

1.電路由兩個(gè)對(duì)稱的MOS管組成。傳輸模擬信號(hào)的模擬開關(guān)：VO≈VI+5V-5VVPVNCCvIvOvIvOCCTG柵極（g）：控制端源極（S）：輸入漏極（D）：輸出符號(hào)：ggSD本文檔共130頁；當(dāng)前第78頁；編輯于星期三\8點(diǎn)12分78導(dǎo)通截止＋3V＋5V－5V截止導(dǎo)通－5V－3V＋5V⒉工作原理（續(xù)2）vI0VN管VP管結(jié)論：C=＋5V,C=－5V時(shí)，在vI＝－5V～＋5V范圍內(nèi)，VN和VP總有一個(gè)管子導(dǎo)通，所以VO≈VI。C＝0時(shí)，傳輸門截止，內(nèi)阻R＝109Ω。功能：C＝1時(shí)，傳輸門導(dǎo)通，內(nèi)阻R＝1KΩ。本文檔共130頁；當(dāng)前第79頁；編輯于星期三\8點(diǎn)12分79CMOS雙向模擬開關(guān)TGCvI/vOvO/vICvI/vOvO/vISW⑴由CMOS反相器和CMOS傳輸門組成⑵MOS管結(jié)構(gòu)對(duì)稱，漏極和源極可以互換,CMOS具有雙向傳輸特性。1本文檔共130頁；當(dāng)前第80頁；編輯于星期三\8點(diǎn)12分80三態(tài)輸出緩沖器控制端為0時(shí)，T1’,T2’始終導(dǎo)通，中間的兩個(gè)CMOS管構(gòu)成反相器；控制端為1時(shí)，T1’,T2’始終截止，中間的兩個(gè)CMOS管構(gòu)成反相器在電源與地之間斷開，不會(huì)形成回路，呈現(xiàn)高阻態(tài)；工作原理：輸出有三種狀態(tài)：高電平、低電平、高阻態(tài)帶灌電負(fù)載能力強(qiáng)，輸出端能吸收較大電流。多個(gè)三態(tài)門可以公用一條母線分時(shí)地傳送信號(hào)。特點(diǎn)：本文檔共130頁；當(dāng)前第81頁；編輯于星期三\8點(diǎn)12分81TTL與CMOS電路的區(qū)別1、載流子不同：TTL是雙極型的（兩種載流子都參與導(dǎo)電），CMOS是單極型的（只有多數(shù)載流子參與導(dǎo)電）2、輸入電阻不同：輸入所需的電流大小不同，能耗不同，TTL輸入電阻小，需要電流大，能耗大，COMS輸入電阻高，需要電流極小，能耗小3、切換速度不同：由于采用輸入級(jí)和推拉式輸出級(jí)，TTL快速性好。COMS管受電容效應(yīng)影響，切換速度較慢本文檔共130頁；當(dāng)前第82頁；編輯于星期三\8點(diǎn)12分82(1)MOS管在開關(guān)過程中無電荷存儲(chǔ)，有利于縮短延遲時(shí)間；(2)MOS管的導(dǎo)通電阻比TTL電路大的多，所以其內(nèi)部電容和負(fù)載電容對(duì)傳輸延遲時(shí)間的影響非常顯著。導(dǎo)通電阻受VDD影響，所以，VDD也影響傳輸延遲時(shí)間；(3)CMOS門的輸入電容比TTL電路大的多，因此負(fù)載個(gè)數(shù)越多，延遲時(shí)間越大；CMOS門的扇出系數(shù)就是受傳輸延遲時(shí)間和動(dòng)態(tài)功耗等動(dòng)態(tài)特性限制的。本文檔共130頁；當(dāng)前第83頁；編輯于星期三\8點(diǎn)12分83CMOS門電路與TTL門電路的接口CMOS和TTL電路之間連接時(shí)，為了達(dá)到匹配，必須滿足兩個(gè)條件：邏輯電平要匹配：驅(qū)動(dòng)門輸出的低電平要小于負(fù)載門的輸入低電平的上限值，而驅(qū)動(dòng)門輸出的高電平要大于負(fù)載門輸入的高電平的下限值；電流匹配：即驅(qū)動(dòng)門必須為負(fù)載門提供足夠的灌電流或者拉電流，驅(qū)動(dòng)電流要大于所有負(fù)載門的電流之和。TTL電平,其低電平和高電平分別為0.8和2.4V,而CMOS在工作電壓為5V時(shí)分別為0.3V和3.6V本文檔共130頁；當(dāng)前第84頁；編輯于星期三\8點(diǎn)12分841）CMOS門電路驅(qū)動(dòng)TTL門電路電源電壓相同，兩者的電平參數(shù)就能滿足要求。CMOS驅(qū)動(dòng)TTL主要考慮驅(qū)動(dòng)電流能力：1）將兩個(gè)以上CMOS門并聯(lián)使用，可提高驅(qū)動(dòng)電流；2）在CMOS輸出端增加一級(jí)CMOS同相輸出緩沖器電路作為驅(qū)動(dòng)門；3）由三極管構(gòu)成的電流放大器作為接口電路。只要合理選取放大器的電路參數(shù)，就能使電流放大器的低電平輸出電流IOL>nIIL（TTL門）。本文檔共130頁；當(dāng)前第85頁；編輯于星期三\8點(diǎn)12分852）用TTL門電路驅(qū)動(dòng)CMOS門電路如果TTL和CMOS電路采用相同工作電源時(shí)，TTL門輸出低電平的最大值約為0.5V而74HC系列CMOS門電路輸入的低電平上限值約為1.5V，符合電平匹配原則。但當(dāng)TTL輸出高電平下限值僅為2.7V，而74HC系列CMOS器件輸入高電平的最小值則需要3.5V，顯然不符合電平匹配原則。

需要考慮驅(qū)動(dòng)問題！圖中上拉電阻RP的值取決于負(fù)載器件的數(shù)目以及TTL和CMOS的電流參數(shù)，可以采用OC門上拉電阻的計(jì)算方法進(jìn)行計(jì)算。

本文檔共130頁；當(dāng)前第86頁；編輯于星期三\8點(diǎn)12分86二）邏輯設(shè)計(jì)層面在門電路的基礎(chǔ)上，進(jìn)行邏輯設(shè)計(jì)并得到相應(yīng)的電路實(shí)現(xiàn)。一般分為：組合邏輯電路和時(shí)序邏輯電路如加法器（以此擴(kuò)展出了四則運(yùn)算器），

A）組合邏輯電路如加法器、編碼器、譯碼器、數(shù)據(jù)選擇器等全加器本文檔共130頁；當(dāng)前第87頁；編輯于星期三\8點(diǎn)12分87編碼器所謂編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。n個(gè)二進(jìn)制代碼（n位二進(jìn)制數(shù)）有2n種不同的組合，可以表示2n個(gè)信號(hào)。如：二進(jìn)制編碼器將一系列信號(hào)狀態(tài)編制成二進(jìn)制代碼。本文檔共130頁；當(dāng)前第88頁；編輯于星期三\8點(diǎn)12分88例：設(shè)計(jì)一個(gè)編碼器，將8個(gè)輸入信號(hào)編成二進(jìn)制碼（1）分析：由23=8，可知八個(gè)輸入，二進(jìn)制編碼需要三根輸出線。設(shè)八個(gè)輸入端為I1I8，八種狀態(tài)，與之對(duì)應(yīng)的輸出設(shè)為F1、F2、F3，共三位二進(jìn)制數(shù)。設(shè)計(jì)編碼器要首先分析要求，其次列出狀態(tài)表（真值表），然后寫出邏輯表達(dá)式并進(jìn)行化簡，最后畫出邏輯圖。本文檔共130頁；當(dāng)前第89頁；編輯于星期三\8點(diǎn)12分89（2）真值表（3）邏輯表達(dá)式及化簡本文檔共130頁；當(dāng)前第90頁；編輯于星期三\8點(diǎn)12分90I1I2I3I4I5I6I7I8&&&F3F2F18-3編碼器邏輯圖（4）邏輯圖本文檔共130頁；當(dāng)前第91頁；編輯于星期三\8點(diǎn)12分91譯碼器譯碼是編碼的逆過程，即將具有特定含義的一組代碼“翻譯”出它的原意叫譯碼。如：二進(jìn)制譯碼器將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器的輸入：一組二進(jìn)制代碼譯碼器的輸出：一組高低電平信號(hào)本文檔共130頁；當(dāng)前第92頁；編輯于星期三\8點(diǎn)12分92例：３位二進(jìn)制譯碼器（３線－８線譯碼器）（1）分析（2）真值表本文檔共130頁；當(dāng)前第93頁；編輯于星期三\8點(diǎn)12分93（3）表達(dá)式（4）邏輯圖本文檔共130頁；當(dāng)前第94頁；編輯于星期三\8點(diǎn)12分9474LS138譯碼器：G1G2AG2BCBAY0Y7????譯碼輸出譯碼輸入譯碼使能本文檔共130頁；當(dāng)前第95頁；編輯于星期三\8點(diǎn)12分9574LS138真值表

使能端輸入端輸出端G1#G2A#G2BCBA#Y0#Y1#Y2#Y3#Y4#Y5#Y6#Y7

01

10

11

0

100100100100100100100100

000

001010011100101110111

11111111

11111111

11111111

1111111101

111111

101

111111

1

01

1111

1

1

101

1111

1

1

1

01

11

1

1

1

1

1

01111111

10111111

1

10

本文檔共130頁；當(dāng)前第96頁；編輯于星期三\8點(diǎn)12分96顯示譯碼器二-十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示器件LED顯示器LCD顯示器本文檔共130頁；當(dāng)前第97頁；編輯于星期三\8點(diǎn)12分97（1）顯示器件

數(shù)字顯示器件的種類很多，按發(fā)光物質(zhì)的不同分為半導(dǎo)體（發(fā)光二極管）顯示器、液晶顯示器、熒光顯示器和輝光顯示器等；按組成數(shù)字的方式不同，又可分為分段式顯示器、點(diǎn)陣式顯示器和字型重疊式顯示器等。本文檔共130頁；當(dāng)前第98頁；編輯于星期三\8點(diǎn)12分98點(diǎn)陣式顯示器主要用于大屏幕顯示器，通常要有計(jì)算機(jī)控制其顯示過程。目前使用較多的是分段式顯示器，其顯示方式是通過七段顯示器完成0～9十個(gè)字符的顯示過程。

七段顯示器主要有輝光數(shù)碼管和發(fā)光二極管。半導(dǎo)體顯示器使用最多，它有共陰極和共陽極兩種接法。本文檔共130頁；當(dāng)前第99頁；編輯于星期三\8點(diǎn)12分99半導(dǎo)體七段顯示器本文檔共130頁；當(dāng)前第100頁；編輯于星期三\8點(diǎn)12分100七段顯示譯碼器的輸入信號(hào)為8421BCD碼，輸出信號(hào)應(yīng)該能夠驅(qū)動(dòng)半導(dǎo)體七段顯示器相應(yīng)段發(fā)光。對(duì)于共陰極七段顯示器，待點(diǎn)亮的段應(yīng)給予高電平驅(qū)動(dòng)信號(hào)，對(duì)于共陽極七段顯示器，待點(diǎn)亮的段應(yīng)給予低電平驅(qū)動(dòng)信號(hào)。48主要有TTL系列中的74LS48等。本文檔共130頁；當(dāng)前第101頁；編輯于星期三\8點(diǎn)12分101圖3.18七段顯示譯碼器48的外引腳排列圖

本文檔共130頁；當(dāng)前第102頁；編輯于星期三\8點(diǎn)12分102功能表本文檔共130頁；當(dāng)前第103頁；編輯于星期三\8點(diǎn)12分103數(shù)據(jù)選擇器數(shù)據(jù)選擇器又稱多路選擇器，有時(shí)需要將奪路數(shù)據(jù)中任一路信號(hào)挑選出來，完成這種功能的邏輯電路稱為數(shù)據(jù)選擇器。本文檔共130頁；當(dāng)前第104頁；編輯于星期三\8點(diǎn)12分104在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，叫做數(shù)據(jù)選擇器，也稱為多路選擇器,其作用相當(dāng)于多路開關(guān)。常見的數(shù)據(jù)選擇器有四選一、八選一、十六選一電路。

本文檔共130頁；當(dāng)前第105頁；編輯于星期三\8點(diǎn)12分105右下圖是4選1數(shù)據(jù)選擇器的符號(hào)，其中D0~D3是數(shù)據(jù)輸入端，也稱為數(shù)據(jù)通道；A1、A0是地址輸入端，或稱選擇輸入端；Y是輸出端；E是使能端，低電平有效。當(dāng)E=1時(shí)，輸出Y=0，即無效，當(dāng)E=0時(shí)，在地址輸入A1、A0的控制下，從D0~D3中選擇一路輸出，其功能表見如下。4選1MUX

本文檔共130頁；當(dāng)前第106頁；編輯于星期三\8點(diǎn)12分1064選1MUX

EA1A0Y10000××000110110D0D1D2D34選1MUX功能表當(dāng)E=0時(shí)，4選1MUX的邏輯功能還可以用以下表達(dá)式表示：式中，mi是地址變量A1、A0所對(duì)應(yīng)的最小項(xiàng)，稱地址最小項(xiàng)。本文檔共130頁；當(dāng)前第107頁；編輯于星期三\8點(diǎn)12分1074選1MUX

本文檔共130頁；當(dāng)前第108頁；編輯于星期三\8點(diǎn)12分1082八選一數(shù)據(jù)選擇器74LS151三個(gè)地址輸入端A2、A1、A0，八個(gè)數(shù)據(jù)輸入端D0~D7，兩個(gè)互補(bǔ)輸出的數(shù)據(jù)輸出端Y和Y，一個(gè)控制輸入端S。74LS151的邏輯符號(hào)

本文檔共130頁；當(dāng)前第109頁；編輯于星期三\8點(diǎn)12分109

74LS151的功能表

禁止?fàn)顟B(tài)工作狀態(tài)本文檔共130頁；當(dāng)前第110頁；編輯于星期三\8點(diǎn)12分1103應(yīng)用舉例1.功能擴(kuò)展

用兩片八選一數(shù)據(jù)選擇器74LS151，可以構(gòu)成十六選一數(shù)據(jù)選擇器。返回本文檔共130頁；當(dāng)前第111頁；編輯于星期三\8點(diǎn)12分111用74LS151構(gòu)成十六選一數(shù)據(jù)選擇器

擴(kuò)展位接控制端A3=1時(shí)，片Ⅰ禁止，片Ⅱ工作A3=0時(shí)，片Ⅰ工作，片Ⅱ禁止

輸出需適當(dāng)處理（該例接或門）本文檔共130頁；當(dāng)前第112頁；編輯于星期三\8點(diǎn)12分112集成數(shù)據(jù)選擇器雙4選1：74LS1538選1：74LS151本文檔共130頁；當(dāng)前第113頁；編輯于星期三\8點(diǎn)12分113數(shù)據(jù)分配器又稱多路分配器(DEMUX)，其功能與數(shù)據(jù)選擇器相反，它可以將一路輸入數(shù)據(jù)按n位地址分送到2n個(gè)數(shù)據(jù)輸出端上。D為數(shù)據(jù)輸入，A1、A0為地址輸入，Y0~Y3為數(shù)據(jù)輸出，E為使能端。

數(shù)據(jù)分配器根據(jù)輸出的個(gè)數(shù)，數(shù)據(jù)分配器可分為四路分配器、八路分配器等。數(shù)據(jù)分配器DEA1A0Y0Y1Y2Y3本文檔共130頁；當(dāng)前第114頁；編輯于星期三\8點(diǎn)12分1141、1路-4路數(shù)據(jù)分配器由地址碼決定將輸入數(shù)據(jù)Ｄ送給哪１路輸出。真值表邏輯表達(dá)式地址變量輸入數(shù)據(jù)本文檔共130頁；當(dāng)前第115頁；編輯于星期三\8點(diǎn)12分115邏輯圖本文檔共130頁；當(dāng)前第116頁；編輯于星期三\8點(diǎn)12分116由74LS138構(gòu)成的1路-8路數(shù)據(jù)分配器數(shù)據(jù)輸入