基于設(shè)計(jì)方法systemcfpga

隨著VLSI提供任何的幫助。同時(shí)現(xiàn)在有些大規(guī)模設(shè)計(jì)中往往帶有dspCore或其它CPUCore。這些都使得單純地用原理圖或硬件描述語言來設(shè)計(jì)、仿真這么復(fù)雜的系統(tǒng)變得十分。SystemC就是在這些的背景下。它的出現(xiàn)SystemC是由Synospy.，目前的版本為V2.0。它SystemCC++設(shè)計(jì)者可以用SystemC開發(fā)工具或在標(biāo)準(zhǔn)C++開發(fā)工具中加如SystemC庫SystemC庫提供了創(chuàng)造系統(tǒng)結(jié)構(gòu)模型的必須結(jié)構(gòu)，包括那些在C++沒有的展語言的能力，而這種能力是CSystemC悉的C++語言和開發(fā)工具。SystemC庫提供了創(chuàng)造系統(tǒng)結(jié)構(gòu)模型的必須結(jié)構(gòu)，包括那些在C++沒有的展語言的能力，而這種能力是CSystemC悉的C++語言和開發(fā)工具。二、SYSTEMCSystemCSystemC可以為軟件設(shè)計(jì)人員和硬件設(shè)計(jì)人員提供一個(gè)系統(tǒng)的可執(zhí)行規(guī)范。設(shè)計(jì)人員使用該可執(zhí)行規(guī)范可以避免設(shè)計(jì)中和錯(cuò)誤的產(chǎn)生，并確保設(shè)計(jì)具有同樣工作狀態(tài)的程序，通過這個(gè)程序可以發(fā)掘出潛在的和錯(cuò)誤，并將這些和錯(cuò)誤消除在整個(gè)設(shè)計(jì)的開始階段，而不是在整個(gè)系統(tǒng)進(jìn)行調(diào)試階段才發(fā)SystemCTESTBENCH三、SYSTEMC現(xiàn)在的系統(tǒng)設(shè)計(jì)一般是由系統(tǒng)工程師用CC++語言設(shè)計(jì)出一個(gè)系統(tǒng)模人員手工地轉(zhuǎn)化為VHDL或Verilog語言用以硬件實(shí)現(xiàn)。 人工將C\C++程序轉(zhuǎn)換為HDLC\C++語言和HDL，HDLC\C++的復(fù)雜。C\C++程序采用順序執(zhí)行的處理方式，而HDL程序中既有順序執(zhí)行也有并行執(zhí)行的處理方式。要將C\C++程序轉(zhuǎn)化為HDL程序必然要引入一些控制信號，由這些信號控制HDL程序的運(yùn)行，但這樣也容易產(chǎn)生錯(cuò)誤。其次，C\C++語言不涉及到設(shè)計(jì)的HDL人員也不一定能為HDL設(shè)計(jì)人員提供有效的幫助。多系統(tǒng)測試。不但C模塊要轉(zhuǎn)換為HDL模塊，對C模塊的測試也要人工TESTBENCH也需要比較長的時(shí)間。這就是SystemC提高設(shè)計(jì)效率。圖2是SystemC的硬件設(shè)計(jì)流程。四、SYSTEMC的系統(tǒng)分割為一些更小但易于管理的部分。SystemCHDL容易的轉(zhuǎn)向用SystemC進(jìn)行設(shè)計(jì)。模塊在SystemC中的關(guān)鍵字為SC_MODULE。緊跟著關(guān)鍵字后的是模塊的名稱，如SC_MODULE(fifo)，fifo模塊中的處理過程（process）類似于CC程序不同的的是它具有HDL（process）的具體工作部分被保存為.cppC根據(jù)不同的要求，SystemC中有三種處理過程。Methods:Threads:ClockThreads:是一個(gè)簡單的SC_METHOD例子：{sc_insc_outdout;//voidinverter();//處理過程{SC_METHOD(inverter);}處理過程invertervoid{boolinternaldin;//輸入數(shù)據(jù)取反后由輸出端口輸出dout=～internal;}效果。SC_CTHREAD中可以使用wait()函數(shù)。在不同的狀態(tài)間加入wait()函數(shù)，設(shè)計(jì)人員可以用SC_CTHREAD是簡便的而且容易理解。SC_CTHREADSC_THREADneg()。為進(jìn)一步說明SC_CTHREAD，下面給出了一個(gè)SC_CTHREAD的例子。SC_MODULE(example){sc_in_clkclock;//輸入時(shí)鐘sc_intrigger,din;sc_outdout;voidinvert();SC_CTOR(example){}}void{boollast=false;for(;;){wait_until(trigger.delayed()true);//last=din;dout=last;last=～din;doutlast;wait();//}}些原先C容易理解和接受的，因?yàn)檫@和HDLsc_in<“類型”>din//輸入端口dinsc_out<“dout//doutsc_inout<“q//輸入輸出端口sc_bit二值數(shù)據(jù)，單比特位。sc_logic四值數(shù)據(jù)，單比特位。sc_bv二值數(shù)據(jù)，任意比特位。sc_lv四值數(shù)據(jù)，任意比特位。sc_ufixed參數(shù)固定的無符號定點(diǎn)數(shù)。sc_fix參數(shù)不固定的有符號定點(diǎn)數(shù)。sc_ufix參數(shù)不固定的無符號定點(diǎn)數(shù)