實(shí)驗(yàn)三 幾種邏輯功能描述電路設(shè)計(jì)_第1頁
實(shí)驗(yàn)三 幾種邏輯功能描述電路設(shè)計(jì)_第2頁
實(shí)驗(yàn)三 幾種邏輯功能描述電路設(shè)計(jì)_第3頁
實(shí)驗(yàn)三 幾種邏輯功能描述電路設(shè)計(jì)_第4頁
實(shí)驗(yàn)三 幾種邏輯功能描述電路設(shè)計(jì)_第5頁
已閱讀5頁，還剩11頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

EDA課程實(shí)驗(yàn)三三種邏輯功能電路描述方法設(shè)計(jì)EDA課組一、實(shí)驗(yàn)?zāi)康模?、學(xué)習(xí)三種邏輯功能電路描述方法；2、學(xué)習(xí)典型電路設(shè)計(jì)；二、實(shí)驗(yàn)內(nèi)容1、學(xué)習(xí)結(jié)構(gòu)、數(shù)據(jù)流和行為描述語句的功能電路設(shè)計(jì)方法。2、學(xué)習(xí)數(shù)據(jù)選擇器、加法器和編譯碼設(shè)計(jì)。三、實(shí)驗(yàn)原理1、結(jié)構(gòu)描述方法調(diào)用軟件平臺內(nèi)部的門元件，通過電路邏輯結(jié)構(gòu)功能進(jìn)行設(shè)計(jì)的方法。調(diào)用門元件的格式為：門元件名字<例化的門名字>（<端口列表>）其中普通門的端口列表按下面的順序列出：（輸出，輸入1，輸入2，輸入3……）；比如：與門格式and

a1(out,in1,in2,in3); //三輸入與門非門not需注意的是：它們允許有多個(gè)輸出，但只能有一個(gè)輸入。比如：notN1(out1,out2,in); //1個(gè)輸入in，2個(gè)輸出out1,out2下面是一下邏輯門符號：Verilog的內(nèi)置門元件如用基本邏輯門結(jié)構(gòu)設(shè)計(jì)的4選1MUX原理圖四選一in1in2in3in4outs0,s1S0,S1out0,0in10,1in21,0in3,1in4modulemux4_1a(out,in1,in2,in3,in4,s0,s1);inputin1,in2,in3,in4,s0,s1;outputout;wire

s0_n,s1_n,w,x,y,z;not(s0_n,s0),(s1_n,s1);and(w,in1,s0_n,s1_n),(x,in2,s0_n,s1), (y,in3,s0,s1_n),(z,in4,s0,s1);or(out,w,x,y,z);end

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論