EDA課程設計方案八路呼叫器_第1頁
EDA課程設計方案八路呼叫器_第2頁
EDA課程設計方案八路呼叫器_第3頁
EDA課程設計方案八路呼叫器_第4頁
EDA課程設計方案八路呼叫器_第5頁
已閱讀5頁,還剩7頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

PAGEPAGE10太原科技大學:名字起個什么目錄TOC\o”1-3"\h\z\uHYPERLINK\l"_Toc248461482”一、設計任務與要求 PAGEREF_Toc248461482\h1HYPERLINK\l”_Toc248461483"二、總體框圖 PAGEREF_Toc248461483\h1HYPERLINK\l”_Toc248461484"總體框圖 PAGEREF_Toc248461484\h1HYPERLINK\l"_Toc248461485"三.選擇器件?PAGEREF_Toc248461485\h1HYPERLINK\l"_Toc248461486"四。功能模塊?PAGEREF_Toc248461486\h2HYPERLINK\l”_Toc248461487"1.編碼器?PAGEREF_Toc248461487\h2HYPERLINK\l"_Toc248461488"1.1規(guī)律符號?PAGEREF_Toc248461488\h2HYPERLINK\l"_Toc248461489"1。2規(guī)律功能表?PAGEREF_Toc248461489\h2HYPERLINK\l"_Toc248461490”1.3規(guī)律功能 PAGEREF_Toc248461490\h2HYPERLINK\l”_Toc248461491”1.4VHDL程序?PAGEREF_Toc248461491\h3HYPERLINK\l”_Toc248461492”1.5仿真及解析 PAGEREF_Toc248461492\h3HYPERLINK\l”_Toc248461493”2。寄存器?PAGEREF_Toc248461493\h3HYPERLINK\l"_Toc248461494"2.1規(guī)律符號 PAGEREF_Toc248461494\h4HYPERLINK\l"_Toc248461495"2.2規(guī)律功能表 PAGEREF_Toc248461495\h4HYPERLINK\l”_Toc248461496"2.3規(guī)律功能?PAGEREF_Toc248461496\h4HYPERLINK\l”_Toc248461497"2。4VHDL程序 PAGEREF_Toc248461497\h4HYPERLINK\l"_Toc248461498"2.5仿真及解析?PAGEREF_Toc248461498\h5HYPERLINK3.譯碼器?PAGEREF_Toc248461499\h5HYPERLINK\l"_Toc248461500"3.1規(guī)律符號?PAGEREF_Toc248461500\h5HYPERLINK\l”_Toc248461501"3.2規(guī)律功能?PAGEREF_Toc248461501\h5HYPERLINK\l"_Toc248461502"3。3VHDL程序 PAGEREF_Toc248461502\h6HYPERLINK\l"_Toc248461503"3。4仿真及解析?PAGEREF_Toc248461503\h6HYPERLINK\l”_Toc248461504”4。顯示電路:選用七段數(shù)碼管?PAGEREF_Toc248461504\h7HYPERLINK\l”_Toc248461505"4.1規(guī)律功能表?PAGEREF_Toc248461505\h7HYPERLINK\l”_Toc248461506"4.2規(guī)律功能?PAGEREF_Toc248461506\h7HYPERLINK\l"_Toc248461507”五、總體設計電路?PAGEREF_Toc248461507\h8HYPERLINK\l"_Toc248461508"總體電路原理圖?PAGEREF_Toc248461508\h8HYPERLINK\l"_Toc248461509"管腳安排?PAGEREF_Toc248461509\h8HYPERLINK\l"_Toc248461510"仿真波形及解析 PAGEREF_Toc248461510\h9HYPERLINK\l”_Toc248461511”六、心得體會?PAGEREF_Toc248461511\h9八路呼叫器一、設計任務與要求1。當某一路呼叫時,能顯示該路的編號,編號開關與呼叫位置一一對應2.如有一路優(yōu)先呼叫了,其他路不受影響,其他路還能連續(xù)呼叫二、總體框圖?總體框圖本設計的主要功能就是呼叫時顯示對應的呼叫編號.例如:當呼叫時,00000001代表第一路呼叫,則經(jīng)過3-8編碼器,進行二進制轉換,變?yōu)椋?1,經(jīng)過寄存器對其進行存儲,然后通過譯碼顯示電路,并且要用七段數(shù)碼管來顯示對應的呼叫編號,則001就為01100000。即數(shù)碼管顯示數(shù)字1.呼叫成功。依據(jù)以上分析,可將整個設計分為三大主要模塊:呼叫編碼模塊,數(shù)據(jù)存儲模塊,呼叫信息譯碼驅(qū)動模塊。將呼叫編號的譯碼器和存儲的內(nèi)設,而將顯示哪路呼叫編號的七段數(shù)碼管外接.組成的總體框圖如圖1所示:圖1總體框圖依據(jù)設計要求所知,輸入信號:八路呼叫信號,系統(tǒng)時鐘信號CLK。設計的輸出信號:八路呼叫成功與否的七段數(shù)碼顯示電路。本設計具有的功能:呼叫功能,存儲功能,數(shù)字譯碼功能,數(shù)字顯示功能。如果某一路有呼叫懇求,則該信號被送入編碼器進行編碼,編碼輸出經(jīng)寄存器后,送入顯示電路,顯示這一路的編號。三。選擇器件八路呼叫器中所用到的器件為:1、裝有QuartusⅡ軟件的計算機一臺2、一位八段數(shù)碼顯示管3、芯片:使用Altera公司生產(chǎn)的Cyclone系列芯片,如EP1C12Q240C8芯片4、EDA實驗箱一個5、下載接口是數(shù)字芯片的下載接口(JTAG),主要用于FPGA芯片的數(shù)據(jù)下載6、撥鍵開關7、時鐘源四.功能模塊1。編碼器將某一信息(輸入)變換為某一特定的代碼(輸出),把二進制碼,按肯定的規(guī)律編排,例如8421碼,格雷碼等,使每組代碼具有特定的含義(代表某個數(shù)或掌握信號)稱為編碼,具有編碼功能的規(guī)律電路稱為編碼器。編碼器有若干個輸入,在某一時刻只有一個輸入信號被轉換為二進制碼,例如8線—3線編碼器,有8個輸入,3位二進制碼輸出。由于有八路呼叫編號,則選用3-8編碼器1.1規(guī)律符號圖23-8編碼器的符號1.2規(guī)律功能表輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111圖33-8編碼器的規(guī)律功能表1.3規(guī)律功能由圖知,使用4輸入與非門74LS20組成3-8線一般編碼器,其輸入接8位規(guī)律開關,輸出Y2,Y1,Y0接寄存器的輸入端。每個輸入信號以高電平為有效信號。1.4VHDL程序LIBRARYIEEE;USEIEEE。STD_LOGIC_1164.ALL;ENTITYbm8_3ISPORT(I:INSTD_LOGIC_VECTOR(7DOWNTO0);y:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDbm8_3;ARCHITECTURErt1OFbm8_3ISBEGINPROCESS(I)BEGINCASEIISWHEN"00000001"=〉y<=”000”;WHEN"00000010"=〉y<="001";WHEN"00000100"=〉y〈="010";WHEN"00001000"=>y<="011”;WHEN”00010000”=〉y<="100”;WHEN"00100000"=〉y〈="101";WHEN"01000000"=〉y<="110";WHEN”10000000"=>y<="111";WHENothers=>y<=”000";ENDCASE;ENDPROCESS;ENDrt1;1.5仿真及解析圖43-8編碼器的仿真波形2.寄存器常用來臨時存放指令,參加運算的數(shù)據(jù)或運算結果等,其主要組成部分是具有記憶功能的雙穩(wěn)態(tài)觸發(fā)器,一個觸發(fā)器可存儲一位二進制代碼,要存儲N位二進制代碼,就得有N個觸發(fā)器.本設計選用數(shù)碼寄存器2.1規(guī)律符號圖5寄存器的符號2。2規(guī)律功能表輸入輸出CLKDQ?XD1D2Q1Q1圖6寄存器的規(guī)律功能表2.3規(guī)律功能數(shù)碼寄存器用于寄存一組二進制信號。寄存器常用多個鎖存器或觸發(fā)器組成,寄存器只能寄存數(shù)字0或1。數(shù)據(jù)端D,用來輸入被寄存的二進制信號;脈沖端CLK,在脈沖的上升沿到來時,輸出端Q隨D變化.2.4VHDL程序LIBRARYIEEE;USEIEEE。STD_LOGIC_1164。ALL;ENTITYjicunqiISPORT(D:INSTD_LOGIC_VECTOR(2DOWNTO0);CLK:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDENTITYjicunqi;ARCHITECTUREARTOFjicunqiISBEGINPROCESS(CLK)ISBEGINIF(CLK’EVENTANDCLK=’1')THENQ<=D;ENDIF;ENDPROCESS;ENDARCHITECTUREART;2。5仿真及解析圖73—8編碼器的仿真波形3。譯碼器譯碼是編碼的逆過程,在編碼時,每一種二進制代碼,都給予特定的含義,即都表示了一個確定的信號或者對象,把代碼狀態(tài)的特定含義“翻譯”出來的過程叫做譯碼,實現(xiàn)譯碼操作的電路叫做譯碼器。其可以將輸入二進制代碼的狀態(tài)翻譯成輸出信號,以表示其原來的電路。本設計選用3—8譯碼器3.1規(guī)律符號圖83—8譯碼器的符號3。2規(guī)律功能當G1=1,同時G2A+G2B=0時,每一個輸出端的輸出函數(shù)Yi=mi;當G1=1,同時G2A+G2B=0的條件不滿意時,不進行譯碼,全部輸出都是高電平.3。3VHDL程序LIBRARYieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;ENTITYSEG6ISPORT(NUM:INstd_logic_vector(2downto0);A:OUTstd_logic;B:OUTstd_logic;C:OUTstd_logic;D:OUTstd_logic;E:OUTstd_logic;F:OUTstd_logic;G:OUTstd_logic;DP:OUTstd_logic);ENDSEG6;ARCHITECTUREfunOFSEG6ISsignalled:std_logic_vector(6downto0);BEGINA<=led(6);B<=led(5);C<=led(4);D<=led(3);E<=led(2);F<=led(1);G〈=led(0);DP<='0';led<=”0110000"whennum=”001"else”1101101"whennum="010”else”1111001"whennum=”011"else”0110011"whennum="100"else"1011011”whennum=”101"else"1011111"whennum="110”else"1110000”whennum="111”else”1111111";ENDfun;3。4仿真及解析圖93-8譯碼器的仿真波形4。顯示電路:選用七段數(shù)碼管4。1規(guī)律功能表十進制或功能輸入輸入輸出輸出DCBA-BI/RBOabcdefg顯示012345678000001ononononononoff100011offononoffoffoffoff200101ononoffononoffon300111ononononoffoffon401001offononoffoffonon501011onoffononoffonon601101onoffononononon701111onononoffoffoffoff810001ononononononon圖10七段數(shù)碼管的規(guī)律功能表4.2規(guī)律功能七段數(shù)碼管由發(fā)光二極管組成,又依據(jù)發(fā)光二極管的連接方式分為共陽數(shù)碼管和共陰數(shù)碼管。常用LED數(shù)碼管可以顯示的數(shù)字和字符是0、1、2、3、4、5、6、7、8。On表示亮,off表示不亮。例如,當輸入端DCBA分為001時,則a為off,b為on,c為on,d為off,e為off,f為off,g為off,七段數(shù)碼管顯示1。五、總體設計電路總體電路原理圖圖11總體電路原理圖由圖10所示,如果某一路有呼叫懇求,則該信號被送入3-8編碼器進行編碼,編碼輸出經(jīng)寄存器后,送入3-8譯碼顯示電路,顯示這一路的編號。例如,當輸入信號編碼器的輸入端I[7.。0]輸入00000001,代表第一路呼叫時,先經(jīng)過3-8編碼器,進行二進制轉換成001,經(jīng)過寄存器對其進行存儲,然后通過3-7譯碼顯示電路,并且要用七段數(shù)碼管來顯示對應的呼叫編號,則001就為01100000.即數(shù)碼管顯示數(shù)字1。表示呼叫成功.管腳安排圖12管腳安排本設計在實驗箱上驗證時,要用到EDA—VI底板的資源,又由于本設計要使用數(shù)碼管,則圖10中的功能選擇位VGA[3..0]為0010,對應E-PLAY-SOPU,CPU板上FPGA芯片EP1C12的功能選擇位;實驗箱上部的8個數(shù)碼管,低8位為7位段加小數(shù)點選取位,選取數(shù)碼管為0,則發(fā)送總線值為11111110,即為圖10中右上方的數(shù)碼選取位Q[7.。0];呼叫編號為八路,對應實驗箱右下方的八個撥鍵開關,鍵撥上表示為1,撥下表示為0。輸出信號用數(shù)碼管段信號表示,以獲得數(shù)字顯示.仿真波形及解析圖133-8譯碼器的仿真波形六、心得體會這次EDA課程設計歷時兩個星期,在整整兩個星期的日子里,可以說是苦多于甜,但是可以學的到很多很多的東西,同時不僅可以鞏固以前所學過的知識,而且學到了很多在書本

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論