實(shí)驗(yàn)七 觸發(fā)器的仿真_第1頁(yè)
實(shí)驗(yàn)七 觸發(fā)器的仿真_第2頁(yè)
實(shí)驗(yàn)七 觸發(fā)器的仿真_第3頁(yè)
實(shí)驗(yàn)七 觸發(fā)器的仿真_第4頁(yè)
實(shí)驗(yàn)七 觸發(fā)器的仿真_第5頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

實(shí)驗(yàn)七觸發(fā)器的仿真實(shí)驗(yàn)?zāi)康挠眠壿媹D和VHDL語(yǔ)言設(shè)計(jì)D鎖存器,并進(jìn)行仿真與分析;參看Maxplus中器件7474(邊沿D觸發(fā)器)的邏輯功能,用VHDL語(yǔ)言設(shè)計(jì)邊沿觸發(fā)式D觸發(fā)器,并進(jìn)行仿真與分析。參看Maxplus中器件7476(邊沿JK觸發(fā)器)的邏輯功能,用VHDL語(yǔ)言設(shè)計(jì)邊沿觸發(fā)式JK觸發(fā)器,并進(jìn)行仿真與分析。1D鎖存器(DLatch)實(shí)驗(yàn)設(shè)計(jì)思想使能端EN輸入為1時(shí),輸出使能端EN輸入為1時(shí),輸出Q與輸入D值相同;使能端EN輸入為0時(shí),輸出Q保持不變。實(shí)驗(yàn)原理圖數(shù)據(jù)輸入端D1idiiY''EN[■vcc使能端實(shí)驗(yàn)VHDL源程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYex71ISPORT(C,D:INSTD_LOGIC;Q,QN:BUFFERSTD_LOGIC);ENDex71;architecturebhvOFex71ISBEGINPROCESS(C,D,Q)BEGINIF(C='1')THENQ<=D;ELSEQ<=Q;ENDIF;QN<=NOTQ;ENDPROCESS;ENDbhv;實(shí)驗(yàn)波形仿真

End:CA英QBBBBSiaiilationTaveforasSinnil:±tionmode:Timing保MasterTimeBar:7.45nsEnd:CA英QBBBBSiaiilationTaveforasSinnil:±tionmode:Timing保MasterTimeBar:7.45nsPointer:Interval:Start:3ps40.0ns80.0he120.0ile1G0.0ns200.0ile240.0ns280.0ns320.0ns360.0ns400.0ns440.0nsiiiiiiiiiii7.4EK45rLSJ69.87ns62.42ns2?邊沿式D觸發(fā)器(Positive-Edge-TriggeredDFlip-FlopswithPreset,ClearandComplementaryOutputs)實(shí)驗(yàn)設(shè)計(jì)思想INPUTSOUTPUTSPRCLRCLKDQQN01XX1010XX0100XX1(失效)1(失效)11T11011T001110X保持Q保持QN實(shí)驗(yàn)原理圖復(fù)位端,低有效PRNIMPUT??:7OUTPUT數(shù)據(jù)輸入端IhffOT■■:時(shí)鐘端CKLIMP[IT…:復(fù)位端,低有效PRNIMPUT??:7OUTPUT數(shù)據(jù)輸入端IhffOT■■:時(shí)鐘端CKLIMP[IT…:0輸出端>QN清零端,低有^...CLRNIMPUT??:實(shí)驗(yàn)VHDL源程序libraryieee;useieee.std_logic_1164.all;entityex72isport(D,CLK,PR_L,CLR_L:INstd_logic;Q,QN:outstd_logic);endex72;architecturevhbofex72issignalPR,CLR:STD_LOGIC;BEGINprocess(CLR_L,CLR,PR_L,PR,CLK)beginPR<=notPR_L;CLR<=notCLR_L;if(CLRANDPR)='1'thenQ<='1';QN<='1';elsifCLR='1'thenQ<='0';QN<='1';elsifPR='1'thenQ<='1';QN<='0';elsif(CLK'eventandCLK='1')thenQ<=D;QN<=notD;endif;endprocess;endvhb;實(shí)驗(yàn)波形仿真

End:V^ilueEBEL_OA英BPointer:Simulationmode:Timing|恰MasterTimeBar:7.45nsInterval:Start:Dps40.0ns80.0ns120.0ns160.0ns200.0ns240.0ns280.0ns320.0ns360.0ns400.0ns440.0ns480.0nsEnd:V^ilueEBEL_OA英BPointer:Simulationmode:Timing|恰MasterTimeBar:7.45nsInterval:Start:Dps40.0ns80.0ns120.0ns160.0ns200.0ns240.0ns280.0ns320.0ns360.0ns400.0ns440.0ns480.0nsiiiiiiiiiiii7.45rLSA^^^nnnnnmnnmmmmmnmmmmnnnnnmmnnnnnnj7.4EB1.15ns

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論