20組-簡(jiǎn)易數(shù)字存儲(chǔ)示波器

簡(jiǎn)易的數(shù)字存儲(chǔ)示波器20組:張賢譚書偉鄧曉平輔導(dǎo)老師:黃根春摘要：本系統(tǒng)基于數(shù)字存儲(chǔ)示波器的原理，采用89C51單片機(jī)和可編程邏輯器件（CPLD ）為控制核心，由前期信號(hào)處理、觸發(fā)、采集存儲(chǔ)、數(shù)據(jù)處理、后期信號(hào)處理、波形顯示和操作界面等功能模塊組成。利用CPLD實(shí)現(xiàn)大部分的控制邏輯，單片機(jī)提供友好的人機(jī)界面并協(xié)助CPLD對(duì)信號(hào)進(jìn)行一些處理，兩者通過總線連接。整個(gè)系統(tǒng)模塊化程度高，接口明確，易于擴(kuò)展，可靠信高。關(guān)鍵詞：示波器單片機(jī)現(xiàn)場(chǎng)可編程邏輯器件隨機(jī)存儲(chǔ)器Abstract:OscillographMCUFPGARAM目錄1.方案設(shè)計(jì)與論證 31.1設(shè)計(jì)要求分析 31.2方案比較論證與選擇 31.2.1運(yùn)算與控制核心 41.2.2程控放大實(shí)現(xiàn)方案 41.2.3采樣方式 41.2.4頻率測(cè)量 51.2.5觸發(fā)方式選擇 51.2.6雙蹤顯示實(shí)現(xiàn)方案選擇 51.2.7存儲(chǔ)方案選擇 61.3系統(tǒng)實(shí)現(xiàn)框圖 62.理論分析與計(jì)算 62.1模數(shù)轉(zhuǎn)換器件位寬的確定 62.2存儲(chǔ)器容量 72.3行掃描速率 73.具體電路的設(shè)計(jì)與實(shí)現(xiàn) 73.1前級(jí)信號(hào)處理電路 73.2觸發(fā)信號(hào)產(chǎn)生電路 83.3采樣電路 83.4波形顯示電路 93.5水平/垂直位移實(shí)現(xiàn)電路 94.軟件設(shè)計(jì) 104.1單片機(jī)部分 104.2FPGA部分 105.系統(tǒng)測(cè)試與分析 105.1測(cè)試儀器 105.2測(cè)試條件 105.3測(cè)試方法和結(jié)果 10【參考文獻(xiàn)】 131.方案設(shè)計(jì)與論證1.1設(shè)計(jì)要求分析本題要求設(shè)計(jì)并制作一臺(tái)用普通示波器顯示被測(cè)波形的簡(jiǎn)易數(shù)字存儲(chǔ)示波器，示意圖如下：a.要求儀器具有單次觸發(fā)存儲(chǔ)顯示方式，即每按動(dòng)一次“單次觸發(fā)”鍵，儀器在滿足觸發(fā)條件時(shí)，能對(duì)被測(cè)周期信號(hào)或單次非周期信號(hào)進(jìn)行一次采集與存儲(chǔ)，然后連續(xù)顯示；擴(kuò)展要求增加連續(xù)觸發(fā)存儲(chǔ)顯示方式，在這種方式下，儀器能連續(xù)對(duì)信號(hào)進(jìn)行采集、存儲(chǔ)并實(shí)時(shí)顯示，且具有鎖存（按“鎖存”鍵即可存儲(chǔ)當(dāng)前波形）功能。

b.要求儀器的輸入阻抗大于100kΩ，垂直分辨率為32級(jí)/div，水平分辨率為20點(diǎn)/div。（示波器顯示屏水平刻度為10div，垂直刻度為8div。）

c.要求設(shè)置0.2s/div、0.2ms/div、20μs/div三檔掃描速度，儀器的頻率范圍為DC～50kHz，誤差≤5%。

d.要求設(shè)置0.1V/div、1V/div二檔垂直靈敏度，誤差≤5%,擴(kuò)展部分要求垂直靈敏度增加0.01V/div檔，以提高儀器的垂直靈敏度，并盡力減小輸入短路時(shí)的輸出噪聲電壓。

e.儀器的觸發(fā)電路采用內(nèi)觸發(fā)方式，要求上升沿觸發(fā)、觸發(fā)電平可調(diào)。

f.觀測(cè)波形無明顯失真。擴(kuò)展要求增加雙蹤示波功能，能同時(shí)顯示兩路被測(cè)信號(hào)波形；增加水平移動(dòng)擴(kuò)展顯示功能，存儲(chǔ)深度增加一倍，并且能通過操作“移動(dòng)”鍵顯示被存儲(chǔ)信號(hào)波形的任一部分。

從要求上看，本設(shè)計(jì)屬于典型的模-數(shù)混合系統(tǒng)。其難點(diǎn)在于取樣速率的提高、觸發(fā)方式的控制與系統(tǒng)噪聲的抑制。在設(shè)計(jì)中可將設(shè)計(jì)任務(wù)分解為前向信號(hào)處理、觸發(fā)信號(hào)產(chǎn)生、采集存儲(chǔ)、數(shù)據(jù)處理、后向信號(hào)處理、波形顯示和操作界面等功能模塊。1.2方案比較論證與選擇1.2.1運(yùn)算與控制核心方案一：用單片機(jī)實(shí)現(xiàn)所有控制功能。單片機(jī)除了完成基本處理分析外，還需要完成信號(hào)的采集，數(shù)據(jù)處理，波形顯示等功能。這種方案系統(tǒng)規(guī)模小，有一定的靈活性，但是單片機(jī)處理速度達(dá)不到對(duì)信號(hào)進(jìn)行高速采樣要求。方案二：采用獨(dú)立的FPGA作為系統(tǒng)運(yùn)算與控制核心。利用FPGA豐富的邏輯資源和處理速度上的優(yōu)勢(shì)將系統(tǒng)所有的控制與運(yùn)算任務(wù)交由FPGA完成。這種方案能夠?qū)崿F(xiàn)對(duì)系統(tǒng)的精確控制，并且可以達(dá)到很高的集成度；但系統(tǒng)內(nèi)部數(shù)據(jù)不易觀察，調(diào)試難度較高。方案三：采用FPGA與單片機(jī)結(jié)合的方式實(shí)現(xiàn)。由單片機(jī)對(duì)信號(hào)進(jìn)行一些簡(jiǎn)單的控制處理。由FPGA完成觸發(fā)、采集存儲(chǔ)、數(shù)據(jù)處理及波形顯示等功能邏輯控制。這種方案兼顧了前兩個(gè)方案的特點(diǎn)，能較好的滿足題目要求。綜合比較以上各方案，我們采用方案三。1.2.2程控放大實(shí)現(xiàn)方案方案一：由增益可編程放大器（PGA）實(shí)現(xiàn)。此類集成芯片可通過改變其控制端的邏輯電平得到不同的增益，控制簡(jiǎn)單方便、精確度高并且?guī)捄艽?，可以處理高頻信號(hào)。但是通過PGA得到的增益為定值且擋數(shù)有限，靈活性較差、成本太高。方案二：由普通寬帶運(yùn)放LF356、模擬開關(guān)CD4051配合精密電位器實(shí)現(xiàn)。單片機(jī)控制CD4051選通不同通道的接入電阻值，從而得到不同的增益,實(shí)現(xiàn)從0.01V/div到1V/div的多擋的垂直分辨率。這種方案易于擴(kuò)展調(diào)試，高頻信號(hào)失真小，控制簡(jiǎn)單。綜上所述，我們采用方案二。1.2.3采樣方式方案一：等效時(shí)間采樣。采用中高速模數(shù)轉(zhuǎn)換器，對(duì)于頻率較高的周期性信號(hào)采用等效時(shí)間采樣的方法，即對(duì)每個(gè)周期僅采樣一個(gè)點(diǎn)，經(jīng)過若干個(gè)周期后就可對(duì)信號(hào)各個(gè)部分采樣一遍。而這些點(diǎn)可以借助步進(jìn)延遲方法均勻地分布于信號(hào)波形的不同位置。其中步進(jìn)延遲是每一次采樣比上一次樣點(diǎn)的位置延遲△t時(shí)間。實(shí)質(zhì)就是實(shí)現(xiàn)將周期性的高頻信號(hào)經(jīng)過取樣變成波形與之形狀相似的周期性低頻信號(hào)，然后做進(jìn)一步處理。方案二：實(shí)時(shí)采樣實(shí)時(shí)采樣是在信號(hào)存在周期對(duì)其采樣。根據(jù)采樣定理，采用速率必須高于信號(hào)最高頻率分量的２倍。對(duì)于周期的正弦信號(hào)，一個(gè)周期內(nèi)應(yīng)該有２個(gè)采樣點(diǎn)。為了不失真的恢復(fù)原被測(cè)信號(hào)，通常一個(gè)周期內(nèi)就需要采樣８?jìng)€(gè)點(diǎn)以上。為了配合高速模數(shù)轉(zhuǎn)換器，必須用FPGA代替單片機(jī)準(zhǔn)確的定時(shí)控制ADC的采樣速率。以實(shí)現(xiàn)高速實(shí)時(shí)采樣。等效時(shí)間采樣雖然可以對(duì)很高頻率的信號(hào)進(jìn)行采樣，可是步進(jìn)延遲的采樣技術(shù)與電路較為復(fù)雜。再者，它只限于處理周期信號(hào)，而且對(duì)單次觸發(fā)采樣無能為力。實(shí)時(shí)采樣可以實(shí)現(xiàn)整個(gè)頻段的全速采樣，因此本設(shè)計(jì)采用方案二。根據(jù)題目的要求垂直分辨率為32級(jí)/div，以8格計(jì)，y方向上應(yīng)該有256個(gè)點(diǎn)，所以A/D轉(zhuǎn)換的位數(shù)不低于8位。再者考慮到對(duì)高速采樣的要求，本設(shè)計(jì)采用AD公司的12位并行高速模數(shù)芯片AD9220，最高采樣率10MHz，滿足精度和速度上的要求。1.2.4頻率測(cè)量方案一：用單片機(jī)掃描存儲(chǔ)在RAM中波形數(shù)據(jù)，找到波形的上升過零點(diǎn)位置或者波形數(shù)據(jù)的峰值，并記錄此時(shí)的地址ADR1，在掃描下一個(gè)波形的上升過零點(diǎn)位置或者波形數(shù)據(jù)的峰值，并記錄此時(shí)的地址ADR2，通過如下公式計(jì)算出波形的頻率：f=1/[B×(ADR2-ADR1)/20]其中，B為水平分辨率，單位為s/div。方案二：等精度測(cè)量法在預(yù)定的閘門時(shí)間T0內(nèi)，分別用計(jì)數(shù)器1和計(jì)數(shù)器2同時(shí)對(duì)被測(cè)信號(hào)fx和基準(zhǔn)信號(hào)f0進(jìn)行計(jì)數(shù)，設(shè)所得值為Nx和N0，則被測(cè)信號(hào)的頻率為：;在測(cè)量中，閘門的開啟和關(guān)閉都由被測(cè)信號(hào)的上升沿（或下降沿）來控制，因而與Nx的計(jì)數(shù)保持同步，因而Nx不存在誤差，但是對(duì)于基準(zhǔn)信號(hào)f0來說，閘門的開啟和閉合仍然是隨機(jī)的，因而N0存在±1的誤差，測(cè)頻的最大相對(duì)誤差為：.由上式看出，測(cè)頻精度與被測(cè)信號(hào)頻率沒有關(guān)系，只要N0和f0足夠大，系統(tǒng)可以滿足很高的精度要求。因此，參考計(jì)數(shù)器的最高計(jì)數(shù)頻率的限制，選取合適的基準(zhǔn)信號(hào)頻率和恰當(dāng)?shù)拈l門開啟時(shí)間，便可以在0.1Hz～16MHz的范圍內(nèi)使測(cè)頻精度不變，即等精度測(cè)量。方案一計(jì)算的頻率數(shù)據(jù)的精度不會(huì)很高，加上采樣的不穩(wěn)定，必將導(dǎo)致頻率測(cè)量的不正確。雖方案二較方案一復(fù)雜，但精度很高。其輸入的信號(hào)的脈沖就是比較器的觸發(fā)脈沖。本設(shè)計(jì)采用采用方案二。1.2.5觸發(fā)方式選擇方案一：采用硬件產(chǎn)生觸發(fā)信號(hào)。將信號(hào)限幅放大后，通過比較器與可通過電位器調(diào)整的門限電平相比較，將比較器輸出的上升沿作為觸發(fā)信號(hào)。這種方案可以實(shí)現(xiàn)觸發(fā)電平的連續(xù)調(diào)節(jié)，但電路實(shí)現(xiàn)比較復(fù)雜。方案二：通過軟件采用數(shù)字方式實(shí)現(xiàn)觸發(fā)功能。通過設(shè)定一判斷采樣存儲(chǔ)的波形數(shù)據(jù)是否大于某一預(yù)設(shè)值的標(biāo)志位，將其作為觸發(fā)信號(hào)。此方案可以節(jié)省外圍硬件電路，但由于采樣數(shù)據(jù)的離散性，在連續(xù)觸發(fā)模式下會(huì)產(chǎn)生波形的抖動(dòng)。為了得到穩(wěn)定的波形，我們采用方案二。1.2.6雙蹤顯示實(shí)現(xiàn)方案選擇方案一：每一通道都使用一套獨(dú)立的ADC和存儲(chǔ)器，雙蹤顯示時(shí)，只要輪流選擇不同通道的波形數(shù)據(jù)，就可以實(shí)現(xiàn)兩路波形的同時(shí)顯示。方案二：只使用一片ADC，一片存儲(chǔ)器，在采樣時(shí)通過切換兩路模擬信號(hào)，將采集到的數(shù)據(jù)分別存儲(chǔ)到存儲(chǔ)器的奇地址和偶地址上，雙蹤顯示時(shí)，先掃描奇地址的數(shù)據(jù)，再掃描偶地址的數(shù)據(jù)，便可實(shí)現(xiàn)雙蹤顯示。兩種方案都涉及信號(hào)的高速切換，方案一是數(shù)字信號(hào)的高速切換，方案二是模擬信號(hào)的高速切換，實(shí)現(xiàn)的效果基本相同，考慮到設(shè)計(jì)的成本，選擇方案二。1.2.7存儲(chǔ)方案選擇方案一：采用靜態(tài)RAM存儲(chǔ)采樣量化后的數(shù)據(jù)，F(xiàn)PGA控制RAM的地址線。由于數(shù)據(jù)不但要求高速存儲(chǔ)，還要高速讀取、轉(zhuǎn)換輸出，因而需要考慮一方工作而另一方要高阻態(tài)隔離的問題，這樣就使硬件、軟件都變得繁瑣復(fù)雜。方案二：采用雙口RAM（IDT7132）存儲(chǔ)量化后的波形數(shù)據(jù)，同樣用FPGA控制RAM的地址線。IDT7132有兩組互相隔離的數(shù)據(jù)線、地址線、片選線和讀寫控制線，它們可對(duì)RAM內(nèi)部的存儲(chǔ)單元同時(shí)進(jìn)行讀寫操作，并且互不影響，這樣就解決了高速存儲(chǔ)和讀取的問題。方案三：充分利用FPGA的邏輯陣列和嵌入式陣列，將雙口RAM寫入到FPGA內(nèi)部，這樣可以免除外接RAM，既可以減少硬件電路的復(fù)雜，又可以提高簡(jiǎn)易數(shù)字示波器的可靠性。三種方案均可以實(shí)現(xiàn)對(duì)數(shù)據(jù)存儲(chǔ)。但很明顯，方案三可靠簡(jiǎn)單，本設(shè)計(jì)采用方案三。1.3系統(tǒng)實(shí)現(xiàn)框圖經(jīng)如上方案論證與選擇,可得系統(tǒng)實(shí)現(xiàn)框圖如下:aaYbMCU(AT89S52)阻抗變換程控放大AD9220增益控制交互接口觸發(fā)控制顯示控制FPGARAMADG712MAX195DAC0800DAC0800示波器鍵盤與LCD圖1-3系統(tǒng)實(shí)現(xiàn)框圖2.理論分析與計(jì)算2.1模數(shù)轉(zhuǎn)換器件位寬的確定ADC芯片位寬確定的根據(jù)是系統(tǒng)的垂直分辨率。垂直分辨率是32級(jí)/div，垂直刻度為8div，則要求信號(hào)的量化級(jí)數(shù)N=32X8=256，故ADC位寬至少應(yīng)是n=log2N=log2256=8。DAC進(jìn)行轉(zhuǎn)換所需數(shù)據(jù)是由ADC轉(zhuǎn)換所得，所以DAC也應(yīng)采用8位的器件。2.2存儲(chǔ)器容量存儲(chǔ)器的容量與示波器的存儲(chǔ)深度有關(guān)，設(shè)計(jì)要求水平分辨率是20點(diǎn)/div，示波器水平刻度為10div，所以滿屏應(yīng)顯示的點(diǎn)數(shù)是N=20X10=200考慮到雙蹤顯示的要求，應(yīng)將點(diǎn)數(shù)擴(kuò)大一倍，即400點(diǎn)；同時(shí)考慮到水平移動(dòng)擴(kuò)展功能的需要，還需增加存儲(chǔ)器的容量，因此，選取RAM的容量為1KB。2.3行掃描速率由于除直采直放方式外，都是對(duì)已經(jīng)存儲(chǔ)的數(shù)據(jù)進(jìn)行回放，故顯波速率不必等于采樣速率，但這個(gè)速率過低則會(huì)產(chǎn)生顯示波形閃爍不定的現(xiàn)象，所以為了充分利用人眼的視覺暫留效應(yīng)，屏幕刷新率至少應(yīng)為50Hz?？紤]雙蹤顯波的要求，刷新率應(yīng)不小于100Hz，即行掃描速率應(yīng)大于100Hz。場(chǎng)向波形數(shù)據(jù)的讀出速率至少應(yīng)為F=100X20X10=20000（Hz）DAC轉(zhuǎn)換速率也要高于此頻率。3.具體電路的設(shè)計(jì)與實(shí)現(xiàn)3.1前級(jí)信號(hào)處理電路題目要求信號(hào)的輸入范圍－4V～4V，即輸入信號(hào)的最大幅度為8V,AD9220輸入電壓的范圍為0～5V，即輸入信號(hào)的最大幅度為5V；垂直分辨率為0.01V/div～1V/div共七擋，故前級(jí)程控放大電路的范圍為0.625≤N≤62.5；為配合AD9220參考電平的范圍，需要對(duì)信號(hào)進(jìn)行2.5V的平移，這個(gè)電位由運(yùn)放構(gòu)成的一級(jí)加法器供。表3-1垂直靈敏度－衰減放大系數(shù)對(duì)應(yīng)關(guān)系垂直靈敏度（/div）10mv20mv50mv0.1v0.2v0.5v1v衰減放大系數(shù)62.531.2512.56.253.1251.250.625放大器增益帶寬的考慮：題目要求達(dá)到50KHZ的輸入帶寬，對(duì)應(yīng)的增益帶寬積為3.125MHZ(62.5×50KHZ)。若用AD844，其增益帶寬為900MHZ，理論上可以達(dá)到指標(biāo)。圖3－1前級(jí)程控放大衰減電路3.2觸發(fā)信號(hào)產(chǎn)生電路觸發(fā)信號(hào)的產(chǎn)生采用高速比較器（LM311），信號(hào)從同相端輸入，保證上升沿觸發(fā)。當(dāng)輸入信號(hào)電平高于參考電壓時(shí)產(chǎn)生脈沖，F(xiàn)PGA內(nèi)部通過檢測(cè)其輸出脈沖決定是否觸發(fā)。比較器參考電平即為觸發(fā)電平，可通過電位器調(diào)節(jié)。這樣便可實(shí)現(xiàn)內(nèi)觸發(fā)、上升沿觸發(fā)且觸發(fā)電平可調(diào)的要求。末級(jí)的施密特觸發(fā)器為了消除比較器出來方波邊沿處的“振鈴”現(xiàn)象。觸發(fā)電路如圖3-2所示：圖3.2觸發(fā)電路3.3采樣電路本設(shè)計(jì)采用了AD公司的12位高速模數(shù)轉(zhuǎn)換芯片，它采用一種帶有寬帶輸入采樣－保持放大器的四級(jí)流水結(jié)構(gòu)，使其在指定采樣率的情況下為12位數(shù)據(jù)精確提供了數(shù)字輸出錯(cuò)誤修正，保證了在整個(gè)操作溫度范圍內(nèi)沒有誤碼。該芯片采用單電源供電，最高可達(dá)到10MSPS的采樣率。它的參考電壓配置有內(nèi)部和外部?jī)煞N，我們采用內(nèi)部參考電壓，將VREF和SENSE短接時(shí)，參考電壓為1V；而將SENSE和REFCOM短接時(shí)可產(chǎn)生2.5V的參考電壓，我們選擇第二種方式，即2.5V參考電壓。由于芯片是單電源供電，輸入信號(hào)電壓范圍為0～2×VREF，故需要將雙極性輸入信號(hào)加上偏置，使其變?yōu)閱螛O性輸入。圖3.4AD9220電路連接圖3.4波形顯示電路行掃描信號(hào)每次從RAM中的地址單元讀出一個(gè)數(shù)據(jù)送D/A轉(zhuǎn)換器轉(zhuǎn)換，還原為模擬量送Y軸顯示；同時(shí)，將地址按同樣順序經(jīng)累加器累加后送出，經(jīng)D/A轉(zhuǎn)換為階梯波作為水平掃描的時(shí)基信號(hào)送X軸顯示。圖3.5波形顯示電路3.5水平/垂直位移實(shí)現(xiàn)電路水平/垂直位移的實(shí)現(xiàn)過程是：三個(gè)獨(dú)立的精密可調(diào)電位器分別實(shí)現(xiàn)對(duì)5V的分壓，此電壓通過MAX195采樣，若將采樣值疊加在輸出到DAC的數(shù)字量則實(shí)現(xiàn)波形的垂直位移；若疊加在掃描起始地址上則實(shí)現(xiàn)波形的水平位移。MAX195是單通道的，不同模式下使用模擬開關(guān)ACG712分別選通對(duì)不同的控制電壓采樣。其電路圖如圖3-6所示。圖3-6位移實(shí)現(xiàn)電路4.軟件設(shè)計(jì)4.1單片機(jī)部分軟件開發(fā)平臺(tái)：

◆操作系統(tǒng)WindowsXPsp2

◆開發(fā)環(huán)境KEILC51單片機(jī)部分編程主要完成對(duì)系統(tǒng)的控制：根據(jù)鍵盤事件產(chǎn)生的中斷信號(hào)，實(shí)現(xiàn)功能切換，并將該功能下的控制字輸出至相應(yīng)的外圍器件。4.2FPGA部分軟件開發(fā)平臺(tái)：

◆操作系統(tǒng)WindowsXPsp2

◆開發(fā)環(huán)境QUARTUSII本系統(tǒng)FPGA軟件設(shè)計(jì)采用Altera公司提供的FPGA設(shè)計(jì)軟件QUARTUSII，采用硬件描述語(yǔ)言VerilogHDL編寫程序代碼。這部分作為連接單片機(jī)和功能部件的橋梁主要完成單片機(jī)所送控制信息及D/A采樣值的處理。在本設(shè)計(jì)中主要用以控制AD9851正弦波及多種調(diào)制波形并利用DDS原理實(shí)現(xiàn)普通調(diào)幅的調(diào)制波的生成。另外，鍵盤和LCD顯示的控制也用FPGA的邏輯資源實(shí)現(xiàn)，緩解了單片機(jī)可用I/O資源短缺的狀態(tài)。5.系統(tǒng)測(cè)試與分析5.1測(cè)試儀器（1）信號(hào)源：YB1620P，QF1055A（2）數(shù)字示波器：TektronixTDS1002（3）信號(hào)發(fā)生器：Agillent5.2測(cè)試條件（1）時(shí)間：2007-6-（2）溫度：26。C5.3測(cè)試方法和結(jié)果通過普通模擬示波器或者數(shù)字示波器的X和Y通道分別加掃描電壓，實(shí)現(xiàn)波形的顯示，通過鍵盤來設(shè)置檔位，運(yùn)用頻率計(jì)來測(cè)量信號(hào)的頻率，或者直接用數(shù)字信號(hào)源的頻率來比較顯示的頻率，利用示波器測(cè)量信號(hào)的峰峰值，和顯示作比較；利用數(shù)字萬用表測(cè)量信號(hào)的有效值和顯示值比較。測(cè)試原理框圖如下X軸Y軸示波器頻率計(jì)X軸Y軸示波器頻率計(jì)數(shù)字萬用表信號(hào)輸入信號(hào)產(chǎn)生部分信號(hào)輸入信號(hào)產(chǎn)生部分圖5-3測(cè)試原理框圖1）水平分辨率測(cè)試數(shù)據(jù)如下表5-3表5-3-11μs5μs10μsfin/kHzf測(cè)/KHz誤差δfin/kHzf測(cè)/KHz誤差δfin/kHzf測(cè)/KHz誤差δ900.0125.035.0800.0100.030