課程設(shè)計(jì) 串行數(shù)據(jù)檢測器.ppt_第1頁
課程設(shè)計(jì) 串行數(shù)據(jù)檢測器.ppt_第2頁
課程設(shè)計(jì) 串行數(shù)據(jù)檢測器.ppt_第3頁
課程設(shè)計(jì) 串行數(shù)據(jù)檢測器.ppt_第4頁
課程設(shè)計(jì) 串行數(shù)據(jù)檢測器.ppt_第5頁
已閱讀5頁，還剩13頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

數(shù)字電子技術(shù)課程設(shè)計(jì)，串行數(shù)據(jù)檢測器電路設(shè)計(jì)，b，2，1 .設(shè)計(jì)內(nèi)容和設(shè)計(jì)要求1，設(shè)計(jì)內(nèi)容設(shè)計(jì)串行數(shù)據(jù)檢測器。 請求：如果連續(xù)輸入3個(gè)以上的1，則輸出為1，否則輸入的輸出為0。 2、設(shè)計(jì)要求： a .設(shè)計(jì)思路清晰，提交整體設(shè)計(jì)分塊圖的b方案編寫簡潔，要求重要注釋的c設(shè)計(jì)通訊端口3 .主要設(shè)計(jì)條件a.QuartusII-6.0開發(fā)環(huán)境b. FPGA開發(fā)板。 b、3、1 .基本原理： a.JK觸發(fā)器的基本原理：2 .設(shè)計(jì)整體的思維方法、基本原理和分塊圖、b、4、a.JK觸發(fā)器的基本原理、主從JK觸發(fā)器的邏輯功能表、b、5、2、設(shè)計(jì)方法a、邏輯抽象、電路的狀態(tài)遷移圖或狀態(tài)轉(zhuǎn)換表1 .給出通常，將原因(或條件)作為輸入邏輯變量，將結(jié)果作為輸出邏輯變量的2 .定義輸入、輸出邏輯狀態(tài)和各電路狀態(tài)的含義，對(duì)電路狀態(tài)按順序編號(hào)的3 .按照題意顯示電路的狀態(tài)轉(zhuǎn)換表或描繪電路的狀態(tài)遷移圖。 b .狀態(tài)轉(zhuǎn)換簡并性當(dāng)兩個(gè)電路狀態(tài)在相同的輸入處具有相同的輸出并且轉(zhuǎn)換到相同的狀態(tài)時(shí)，這兩個(gè)狀態(tài)被稱為等效狀態(tài)。 等效狀態(tài)可以集成，但這樣設(shè)計(jì)的電路狀態(tài)數(shù)少，電路簡單。 c .狀態(tài)分配狀態(tài)分配也稱為狀態(tài)查詢密碼1。

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論