基本門電路實(shí)驗(yàn)報告處理

1、實(shí)驗(yàn)3:基本澆口回路和觸發(fā)器室：實(shí)驗(yàn)臺號碼：日：2016.10.7專業(yè)課：姓氏：學(xué)習(xí)編號：一、實(shí)驗(yàn)?zāi)康?.了解ttl柵極電路的原理，使用性能好的方法，驗(yàn)證基本柵極電路邏輯功能。掌握門電路設(shè)計方法。3.驗(yàn)證j-k觸發(fā)器的邏輯功能。掌握觸發(fā)器轉(zhuǎn)換設(shè)計方法。二、實(shí)驗(yàn)內(nèi)容(a)驗(yàn)證以下柵極電路的邏輯關(guān)系1.使用語句和非語句(00)實(shí)現(xiàn)語句邏輯關(guān)系：f=ab2.另一扇門(86):(b) :門電路設(shè)計(選擇2個)1.使用74ls00和74ls86設(shè)計半加法器。使用ttl和鄭智薰語句設(shè)計三人投票電路。a b . c .三位裁判在表決某項提案時，大部分贊成該提案。(1表示同意，0表示同意，渡邊杏)要求：使用7

2、4ls00和74ls10芯片。(c)驗(yàn)證jk觸發(fā)器的邏輯關(guān)系1.j-k觸發(fā)器放置、重置和功能測試。圖3-1 jk觸發(fā)器(74ls112)和d觸發(fā)器(74ls74)2，將j-k觸發(fā)器轉(zhuǎn)換為d觸發(fā)器的電路設(shè)計使用和鄭智薰語句以及j-k觸發(fā)器設(shè)計和測試邏輯功能。三、實(shí)驗(yàn)電路圖圖3-2和柵極電路圖3-3 xor柵極電路圖3-4半加法器四、實(shí)驗(yàn)結(jié)果和數(shù)據(jù)處理1.在實(shí)驗(yàn)原理圖上直接顯示芯片上的針腳。請寫實(shí)驗(yàn)結(jié)果。(1)和門、其他或門實(shí)驗(yàn)結(jié)果表(使用數(shù)字萬用表測量上下級別1、0的電壓值)。)，以獲取詳細(xì)信息輸入門概率abfuo(v)f0000.13200100.13211000.13211113.5190(

3、2)半加法器實(shí)驗(yàn)結(jié)果安bn0000011010101101(3)投票電路結(jié)果abcf000001010011100101110111(4)投票電路圖(可拍照):(5)測試j-k觸發(fā)器的功能輸入部輸出源輸出子狀態(tài)jkqnqn 101* * * *110* * * *0110000110100111001111101110011110110111011111110(6)設(shè)計了將j-k觸發(fā)器轉(zhuǎn)換為d觸發(fā)器的電路(可照相)，從而驗(yàn)證了電路的正確性。五、考試問題1.如何處理實(shí)驗(yàn)用和碑文和語句中未使用的輸入部分？a :和碑文：(1)vcc；可以直接連接到；(2)通過使用的電阻實(shí)現(xiàn)vcc可以連接。(3)未使用的輸入和使用端并行?；蜞嵵寝归T：(1)接地；(2)收到了未使用的和門輸入部2.如果與鄭智薰-門的輸入端時鐘之一相對應(yīng)，則其馀輸入端應(yīng)處于什么狀態(tài)，允許脈沖通過？a :其余輸入應(yīng)為高水平狀態(tài)，設(shè)置1。3.當(dāng)j-k觸發(fā)器qn=0時，如果在時鐘脈沖cp到達(dá)后觸發(fā)器為“1”，則j-k的兩端應(yīng)處于什么狀態(tài)？a : j處于1狀態(tài)，k處于0狀態(tài)。或者，jk全部處于1