PIE工藝整合工程師101個問答題課件

1、PIE工藝整合工程師101個問答題,1,學習交流PPT,1.何謂PIE? PIE的主要工作是什么?,答：Process Integration Engineer(工藝整合工程師), 主要工作是整合各部門的資源, 對工藝持續(xù)進行改善, 確保產品的良率（yield）穩(wěn)定良好。,2,學習交流PPT,2. 200mm，300mm Wafer 代表何意義?,答：8吋硅片(wafer)直徑為 200mm , 直徑為 300mm硅片即12吋。,3,學習交流PPT,3.目前中芯國際現(xiàn)有的三個工廠采用多少mm的硅片(wafer)工藝？未來北京的Fab4(四廠) 采用多少mm的wafer工藝？,答：當前13廠為2

2、00mm(8英寸)的wafer, 工藝水平已達0.13um工藝。未來北京廠工藝wafer將使用300mm(12英寸)。,4,學習交流PPT,4.我們?yōu)楹涡枰?00mm?,答：wafer size 變大，單一wafer 上的芯片數(shù)(chip)變多，單位成本降低200300 面積增加2.25倍,芯片數(shù)目約增加2.5倍,5,學習交流PPT,Increase in Number of Chips on Larger Wafer Diameter,目的：降低成本,6,學習交流PPT,5.所謂的0.13 um 的工藝能力(technology)代表的是什么意義？,答：是指工廠的工藝能力可以達到0.13 u

3、m的柵極線寬。當柵極的線寬做的越小時，整個器件就可以變的越小，工作速度也越快。,7,學習交流PPT,6.0.35um0.25um0.18um0.15um0.13um 的technology改變又代表的是什么意義？,答：柵極線的寬（該尺寸的大小代表半導體工藝水平的高低）做的越小時，工藝的難度便相對提高。從0.35um0.25um0.18um0.15um 0.13um 代表著每一個階段工藝能力的提升。,8,學習交流PPT,7.一般的硅片(wafer)基材(substrate)可區(qū)分為N,P兩種類型（type）,何謂 N, P-type wafer?,答：N-type wafer 是指摻雜 nega

4、tive元素(5價電荷元素，例如：P、As)的硅片, P-type 的wafer 是指摻雜 positive 元素(3價電荷元素, 例如：B、In)的硅片。,9,學習交流PPT,8.工廠中硅片（wafer）的制造過程可分哪幾個工藝過程(module)？,答：主要有四個部分：DIFF（擴散）、TF(薄膜)、PHOTO（光刻）、ETCH（刻蝕）。其中DIFF又包括FURNACE(爐管)、WET(濕刻)、IMP(離子注入)、RTP(快速熱處理)。TF包括PVD(物理氣相淀積)、CVD(化學氣相淀積) 、CMP(化學機械研磨)。硅片的制造就是依據(jù)客戶的要求，不斷的在不同工藝過程（module）間重復進

5、行的生產過程，最后再利用電性的測試，確保產品良好。,10,學習交流PPT,光刻概念,光刻占成本,11,學習交流PPT,9.一般硅片的制造常以幾P幾M 及光罩層數(shù)(mask layer)來代表硅片工藝的時間長短，請問幾P幾M及光罩層數(shù)(mask layer)代表什么意義？,答：幾P幾M代表硅片的制造有幾層的Poly(多晶硅)和幾層的metal(金屬導線).一般0.15um 的邏輯產品為1P6M( 1層的Poly和6層的metal)。而光罩層數(shù)（mask layer）代表硅片的制造必需經(jīng)過幾次的PHOTO（光刻）,12,學習交流PPT,10.Wafer下線的第一道步驟是形成start oxide

6、和zero layer? 其中start oxide 的目的是為何？,答：不希望有機成分的光刻膠直接碰觸Si 表面。 在laser刻號過程中,亦可避免被產生的粉塵污染。,13,學習交流PPT,11.為何需要zero layer?,答：芯片的工藝由許多不同層次堆棧而成的, 各層次之間以zero layer當做對準的基準。,14,學習交流PPT,12.Laser mark是什么用途? Wafer ID 又代表什么意義?,答：Laser mark 是用來刻wafer ID（ID是英文IDentity的縮寫,ID是身份標識號碼的意思. ）, Wafer ID 就如同硅片的身份證一樣,一個ID代表一片硅

7、片的身份。,15,學習交流PPT,13.一般硅片的制造(wafer process)過程包含哪些主要部分？,答：前段（frontend）-元器件(device)的制造過程。后段（backend）-金屬導線的連接及護層（passivation）,16,學習交流PPT,14.前段（frontend）的工藝大致可區(qū)分為那些部份?,答：STI的形成(定義AA區(qū)域及器件間的隔離)阱區(qū)離子注入（well implant）用以調整電性 柵極(poly gate)的形成 源/漏極（source/drain）的形成硅化物(salicide)的形成,17,學習交流PPT,15.STI 是什么的縮寫? 為何需要ST

8、I?,答：STI: Shallow Trench Isolation(淺溝道隔離)，STI可以當做兩個組件（device）間的阻隔, 避免兩個組件間的短路.,18,學習交流PPT,16.AA 是哪兩個字的縮寫? 簡單說明 AA 的用途?,答：Active Area, 即有源區(qū)，是用來建立晶體管主體的位置所在，在其上形成源、漏和柵極。兩個AA區(qū)之間便是以STI來做隔離的。,19,學習交流PPT,17.在STI的刻蝕工藝過程中，要注意哪些工藝參數(shù)？,答：STI etch（刻蝕）的角度；STI etch 的深度；STI etch 后的CD尺寸大小控制。(CD control, CD=critical

9、 dimension),20,學習交流PPT,18.在STI 的形成步驟中有一道liner oxide（線形氧化層）, liner oxide 的特性功能為何？,答：Liner oxide 為1100, 120 min 高溫爐管形成的氧化層，其功能為：修補進行STI etch 造成的基材損傷；將STI etch 造成的etch 尖角給于圓化( corner rounding)。,21,學習交流PPT,22,學習交流PPT,19.一般的阱區(qū)離子注入調整電性可分為那三道步驟? 功能為何？,答：阱區(qū)離子注入調整是利用離子注入的方法在硅片上形成所需要的組件電子特性，一般包含下面幾道步驟： Well I

10、mplant ：形成N,P 阱區(qū)； Channel Implant：防止源/漏極間的漏電； Vt Implant：調整Vt（閾值電壓）。,23,學習交流PPT,20.一般的離子注入層次（Implant layer）工藝制造可分為那幾道步驟?,答：一般包含下面幾道步驟：光刻(Photo)及圖形的形成；離子注入調整；離子注入完后的ash (plasma(等離子體)清洗)光刻膠去除（PR strip）,24,學習交流PPT,21.Poly（多晶硅）柵極形成的步驟大致可分為那些?,答：Gate oxide(柵極氧化層)的沉積；Poly film的沉積及SiON(在光刻中作為抗反射層的物質)的沉積）；P

11、oly 圖形的形成(Photo)；Poly及SiON的Etch；Etch完后的ash( plasma(等離子體)清洗)及光刻膠去除（PR strip）；Poly的Re-oxidation（二次氧化）。,25,學習交流PPT,22.Poly（多晶硅）柵極的刻蝕(etch)要注意哪些地方？,答：Poly 的CD(尺寸大小控制；避免Gate oxie 被蝕刻掉，造成基材（substrate）受損。,26,學習交流PPT,23.何謂 Gate oxide (柵極氧化層)?,答：用來當器件的介電層，利用不同厚度的 gate oxide ,可調節(jié)柵極電壓對不同器件進行開關,27,學習交流PPT,28,學習

12、交流PPT,24.源/漏極(source/drain)的形成步驟可分為那些?,答：LDD的離子注入（Implant）；Spacer的形成；N+/P+IMP高濃度源/漏極(S/D)注入及快速熱處理(RTA：Rapid Thermal Anneal)。,29,學習交流PPT,25.LDD是什么的縮寫? 用途為何?,答：LDD: Lightly Doped Drain. LDD是使用較低濃度的源/漏極, 以防止組件產生熱載子效應的一項工藝。,30,學習交流PPT,26.何謂 Hot carrier effect (熱載流子效應)?,答：在線寛小于0.5um以下時, 因為源/漏極間的高濃度所產生的高電

13、場,導致載流子在移動時被加速產生熱載子效應, 此熱載子效應會對gate oxide造成破壞, 造成組件損傷。,31,學習交流PPT,27.何謂Spacer? Spacer蝕刻時要注意哪些地方？,答：在柵極(Poly)的兩旁用dielectric（介電質）形成的側壁，主要由Ox/SiN/Ox組成。蝕刻spacer 時要注意其CD大小，profile(剖面輪廓)，及remain oxide(殘留氧化層的厚度),32,學習交流PPT,28.Spacer的主要功能?,答：使高濃度的源/漏極與柵極間產生一段LDD區(qū)域; 作為Contact Etch時柵極的保護層。,33,學習交流PPT,29.為何在離子

14、注入后, 需要熱處理( Thermal Anneal)的工藝?,答：為恢復經(jīng)離子注入后造成的芯片表面損傷;使注入離子擴散至適當?shù)纳疃?使注入離子移動到適當?shù)木Ц裎恢谩?34,學習交流PPT,30.SAB是什么的縮寫? 目的為何？,答：SAB：Salicide block (硅化物掩蔽層), 用于保護硅片表面，在RPO (Resist Protect Oxide) 的保護下硅片不與其它鈦Ti,鈷Co形成硅化物(salicide),35,學習交流PPT,31.簡單說明SAB工藝的流層中要注意哪些?,答：SAB 光刻后（photo），刻蝕后(etch)的圖案（特別是小塊區(qū)域）。要確定有完整的包覆（b

15、lock）住必需被包覆（block）的地方。remain oxide (殘留氧化層的厚度)。,36,學習交流PPT,32.何謂硅化物( salicide)?,答：Si 與 Ti 或 Co 形成 TiSix 或 CoSix, 一般來說是用來降低接觸電阻值（Rs, Rc）。,37,學習交流PPT,33.硅化物(salicide)的形成步驟主要可分為哪些?,答：Co(或Ti)+TiN的沉積；第一次RTA（快速熱處理）來形成Salicide。將未反應的Co(Ti)以化學酸去除。第二次RTA (用來形成Ti的晶相轉化, 降低其阻值)。,38,學習交流PPT,34.MOS器件的主要特性是什么？,答：它主要

16、是通過柵極電壓（Vg）來控制源，漏極(S/D)之間電流，實現(xiàn)其開關特性。,39,學習交流PPT,35.我們一般用哪些參數(shù)來評價device的特性？,答：主要有Idsat、Ioff、Vt、Vbk( break down)、Rs、Rc；一般要求Idsat、Vbk (break down)值盡量大， Ioff、Rc盡量小，Vt、Rs盡量接近設計值.,40,學習交流PPT,36.什么是Idsat? Idsat 代表什么意義？,答：飽和電流。也就是在柵壓(Vg)一定時，源/漏(Source/Drain)之間流動的最大電流.,41,學習交流PPT,37.在工藝制作過程中哪些工藝可以影響到Idsat?,答：

17、Poly CD(多晶硅尺寸)、Gate oxide Thk(柵氧化層厚度)、AA(有源區(qū))寬度、Vt imp.條件、LDD imp.條件、N+/P+ imp. 條件。,42,學習交流PPT,38.什么是Vt? Vt 代表什么意義？,答：閾值電壓（Threshold Voltage），就是產生強反轉所需的最小電壓。當柵極電壓VgVt時, MOS處于關的狀態(tài)，而Vg Vt時，源/漏之間便產生導電溝道，MOS處于開的狀態(tài)。,43,學習交流PPT,39.在工藝制作過程中哪些工藝可以影響到Vt?,答：Poly CD、Gate oxide Thk. (柵氧化層厚度)、AA(有源區(qū))寬度及Vt imp.條件

18、。,44,學習交流PPT,40.什么是Ioff? Ioff小有什么好處？,答：關態(tài)電流，Vg=0時的源、漏級之間的電流，一般要求此電流值越小越好。Ioff越小, 表示柵極的控制能力愈好, 可以避免不必要的漏電流(省電)。,45,學習交流PPT,41.什么是 device breakdown voltage?,答：指崩潰電壓（擊穿電壓），在 Vg=Vs=0時，Vd所能承受的最大電壓，當Vd大于此電壓時，源、漏之間形成導電溝道而不受柵壓的影響。在器件越做越小的情況下，這種情形會將會越來越嚴重。,46,學習交流PPT,42.何謂ILD? IMD? 其目的為何？,答： ILD ：Inter Layer

19、 Dielectric, 是用來做device 與 第一層metal 的隔離（isolation），而IMD：Inter Metal Dielectric，是用來做metal 與 metal 的隔離（isolation）.要注意ILD及IMD在CMP后的厚度控制。,47,學習交流PPT,43.一般介電層ILD的形成由那些層次組成？,答： SiON層沉積(用來避免上層B,P滲入器件)； BPSG（摻有硼、磷的硅玻璃）層沉積； PETEOS（等離子體增強正硅酸乙脂）層沉積；最后再經(jīng)ILD Oxide CMP(SiO2的化學機械研磨)來做平坦化。,48,學習交流PPT,44.一般介電層IMD的形成由

20、那些層次組成？,答： SRO層沉積(用來避免上層的氟離子往下滲入器件)； HDP-FSG（摻有氟離子的硅玻璃）層沉積; PE-FSG（等離子體增強,摻有氟離子的硅玻璃）層沉積；使用FSG的目的是用來降低dielectric k值, 減低金屬層間的寄生電容。最后再經(jīng)IMD Oxide CMP(SiO2的化學機械研磨)來做平坦化。,49,學習交流PPT,45.簡單說明Contact (CT)的形成步驟有那些?,答：Contact是指器件與金屬線連接部分，分布在poly、AA上。 Contact的Photo（光刻）； Contact的Etch及光刻膠去除(ash & PR strip)； Glue

21、layer（粘合層）的沉積； CVD W（鎢）的沉積 W-CMP 。,50,學習交流PPT,46.Glue layer（粘合層）的沉積所處的位置、成分、薄膜沉積方法是什么？,答：因為W較難附著在Salicide上,所以必須先沉積只Glue layer再沉積WGlue layer是為了增強粘合性而加入的一層。主要在salicide與W(CT)、W(VIA)與metal之間, 其成分為Ti和TiN, 分別采用PVD 和CVD方式制作。,51,學習交流PPT,47.為何各金屬層之間的連接大多都是采用CVD的W-plug(鎢插塞)?,答： 因為W有較低的電阻； W有較佳的step coverage(階

22、梯覆蓋能力)。,52,學習交流PPT,48.一般金屬層(metal layer)的形成工藝是采用哪種方式?大致可分為那些步驟?,答： PVD (物理氣相淀積) Metal film 沉積 光刻(Photo)及圖形的形成； Metal film etch 及plasma(等離子體)清洗（此步驟為連續(xù)工藝，在同一個機臺內完成，其目的在避免金屬腐蝕） Solvent（溶劑）-ELECTRONICS GRADE PROCESS SOLVENT (電子生產溶劑)光刻膠去除。,53,學習交流PPT,49.Top metal和inter metal的厚度，線寬有何不同?,答：Top metal通常要比int

23、er metal厚得多，0.18um工藝中inter metal為4kAo,而top metal要8kAo.主要是因為top metal直接與外部電路相接，所承受負載較大。一般top metal 的線寬也比 inter metal寬些。,54,學習交流PPT,50.在量測Contact /Via（是指metal與metal之間的連接）的接觸窗開的好不好時, 我們是利用什么電性參數(shù)來得知的?,答：通過Contact 或Via的 Rc值，Rc值越高，代表接觸窗的電阻越大, 一般來說我們希望Rc 是越小越好的。,55,學習交流PPT,51.什么是Rc? Rc代表什么意義？,答：接觸窗電阻，具體指金屬

24、和半導體（contact）或金屬和金屬(via-通孔)，在相接觸時在節(jié)處所形成的電阻，一般要求此電阻越小越好。,56,學習交流PPT,52.影響Contact (CT) Rc的主要原因可能有哪些?,答：ILD CMP(化學機械拋光) 的厚度是否異常；CT 的CD大??；CT 的刻蝕過程是否正常；接觸底材的質量或濃度（Salicide，non-salicide)；CT的glue layer（粘合層）形成；CT的W-plug。,57,學習交流PPT,53.在量測Poly/metal導線的特性時, 是利用什么電性參數(shù)得知?,答：可由電性量測所得的spacing & Rs 值來表現(xiàn)導線是否異常。,58,

25、學習交流PPT,54.什么是spacing?如何量測?,答：在電性測量中，給一條線(poly or metal)加一定電壓，測量與此線相鄰但不相交的另外一線的電流，此電流越小越好。當電流偏大時代表導線間可能發(fā)生短路的現(xiàn)象。,59,學習交流PPT,55.什么是 Rs?,答：片電阻（單位面積、單位長度的電阻），用來量測導線的導電情況如何。一般可以量測的為 AA(N+,P+), poly & metal.,60,學習交流PPT,56.影響Rs有那些工藝?,答： 導線line（AA, poly & metal）的尺寸大小。(CD=critical dimension) 導線line（poly & me

26、tal）的厚度。 導線line (AA, poly & metal) 的本身電導性。（在AA, poly line 時可能為注入離子的劑量有關）,61,學習交流PPT,57.一般護層的結構是由哪三層組成?,答： HDP Oxide(高濃度等離子體二氧化硅) SRO Oxide（Silicon rich oxygen富氧二氧化硅） SiN Oxide,62,學習交流PPT,58.護層的功能是什么?,答：使用oxide或SiN層, 用來保護下層的線路，以避免與外界的水汽、空氣相接觸而造成電路損害。,63,學習交流PPT,59.Alloy (合金化)的目的為何?,答： Release 各層間的str

27、ess（應力），形成良好的層與層之間的接觸面 降低層與層接觸面之間的電阻。,64,學習交流PPT,60.工藝流程結束后有一步驟為WAT，其目的為何?,答：WAT (wafer acceptance test圓片驗收測試), 是在工藝流程結束后對芯片做的電性測量，用來檢驗各段工藝流程是否符合標準。（前段所講電學參數(shù)Idsat, Ioff, Vt, Vbk (break down), Rs, Rc就是在此步驟完成）,65,學習交流PPT,61.WAT電性測試的主要項目有那些?,答： 器件特性測試； Contact resistant (Rc)； Sheet resistant (Rs)； Brea

28、k down test； 電容測試； Isolation (spacing test)。,66,學習交流PPT,62.什么是WAT Watch系統(tǒng)? 它有什么功能?,答：Watch(監(jiān)視)系統(tǒng)提供PIE工程師一個工具, 來針對不同WAT測試項目,設置不同的欄住產品及發(fā)出Warning警告標準, 能使PIE工程師早期發(fā)現(xiàn)工藝上的問題。,67,學習交流PPT,63.什么是PCM SPEC?,答：PCM (Process control monitor) SPEC (Specification-詳細說明)廣義而言是指芯片制造過程中所有工藝量測項目的規(guī)格,狹義而言則是指WAT測試參數(shù)的規(guī)格。,68,學

29、習交流PPT,64.當WAT量測到異常是要如何處理?,答： 查看WAT機臺是否異常,若有則重測之 利用手動機臺Double confirm (加倍核定) 檢查產品是在工藝流程制作上是否有異常記錄 切片檢查,69,學習交流PPT,65.什么是EN? EN有何功能或用途?,答：由CE發(fā)出,詳記關于某一產品的相關信息(包括Technology ID, Reticle and some split condition ETC.) 或是客戶要求的事項 (包括HOLD, Split, Bank, Run to complete, Package.), 根據(jù)EN提供信息我們才可以建立Process flow

30、及處理此產品的相關動作。,70,學習交流PPT,66.PIE工程師每天來公司需要Check哪些項目(開門五件事)?,答： Check MES系統(tǒng), 察看自己Lot情況 處理in line hold lot.(defect, process, WAT) 分析匯總相關產品in line數(shù)據(jù).(raw data & SPC) 分析匯總相關產品CP test結果 參加晨會, 匯報相關產品信息,71,學習交流PPT,67.WAT工程師每天來公司需要Check哪些項目(開門五件事)?,答： 檢查WAT機臺Status 檢查及處理WAT hold lot 檢查前一天的retest wafer及量測是否有異常

31、 是否有新產品要到WAT 交接事項,72,學習交流PPT,68.BR工程師每天來公司需要Check哪些項目(開門五件事)?,答： Pass down Review urgent case status Check MES issues which reported by module and line Review documentation Review task status,73,學習交流PPT,69.ROM是什么的縮寫?,答：ROM: Read only memory唯讀存儲器,74,學習交流PPT,70.何謂YE?,答： Yield Enhancement 良率改善,75,學習交流P

32、PT,71.YE在FAB中所扮演的角色？,答：針對工藝中產生缺陷的成因進行追蹤，數(shù)據(jù)收集與分析，改善評估等工作。進而與相關工程部門工程師合作提出改善方案并作效果評估。,76,學習交流PPT,72.YE工程師的主要任務？,答： 降低突發(fā)性異常狀況。(Excursion reduction) 改善常態(tài)性缺陷狀況。(Base line defectimprovement),77,學習交流PPT,73.如何reduce excursion?,答：有效監(jiān)控各生產機臺及工藝上的缺陷現(xiàn)況, defect level異常升高時迅速予以查明，并協(xié)助異常排除與防止再發(fā)。,78,學習交流PPT,74.如何impro

33、ve base line defect?,答：藉由分析產品失效或線上缺陷監(jiān)控等資料，而發(fā)掘重點改善目標。持續(xù)不斷推動機臺與工藝缺陷改善活動，降低defect level使產品良率于穩(wěn)定中不斷提升,79,學習交流PPT,75.YE 工程師的主要工作內容？,答： 負責生產過程中異常缺陷事故的追查分析及改善工作的調查與推動。 評估并建立各項缺陷監(jiān)控(monitor)與分析系統(tǒng)。 開發(fā)并建立有效率的缺陷工程系統(tǒng)，提升缺陷分析與改善的能力。 協(xié)助module建立off-line defect monitor system, 以有效反應生產機臺狀況。,80,學習交流PPT,76.何謂Defect?,答：W

34、afer上存在的有形污染與不完美，包括 Wafer上的物理性異物（如：微塵，工藝殘留物，不正常反應生成物）。 化學性污染（如：殘留化學藥品，有機溶劑）。 圖案缺陷（如：Photo或etch造成的異常成象，機械性刮傷變形，厚度不均勻造成的顏色異常）。 Wafer本身或制造過程中引起的晶格缺陷。,81,學習交流PPT,77.Defect的來源？,答： 素材本身：包括wafer,氣體，純水，化學藥品。 外在環(huán)境：包含潔凈室，傳送系統(tǒng)與程序。 操作人員：包含無塵衣，手套。 設備零件老化與制程反應中所產生的副生成物。,82,學習交流PPT,78.Defect的種類依掉落位置區(qū)分可分為?,答： Rando

35、m defect : defect分布很散亂 cluster defect : defect集中在某一區(qū)域 Repeating defect : defect重復出現(xiàn)在同一區(qū)域,83,學習交流PPT,79.依對良率的影響Defect可分為?,答： Killer defect對良率有影響 Non-Killer defect 不會對良率造成影響 Nuisance defect 因顏色異?；騠ilm grain造成的defect,對良率亦無影響,84,學習交流PPT,80.YE一般的工作流程?,答： Inspection tool掃描wafer 將defect data傳至YMS 檢查defect增

36、加數(shù)是否超出規(guī)格 若超出規(guī)格則將wafer送到review station review 確認defect來源并通知相關單位一同解決,85,學習交流PPT,81.YE是利用何種方法找出缺陷(defect)?,答：缺陷掃描機 (defect inspection tool)以圖像比對的方式來找出defect.并產出defect result file.,86,學習交流PPT,82.Defect result file包含那些信息?,答： Defect大小 位置,坐標 Defect map,87,學習交流PPT,83.Defect Inspection tool 有哪些型式？,答：Bright f

37、ield & Dark Field,88,學習交流PPT,84.何謂 Bright field?,答：接收反射光訊號的缺陷掃描機,89,學習交流PPT,85.何謂 Dark field?,答：接收散射光訊號的缺陷掃描機,90,學習交流PPT,86.Bright field 與 Dark field 何者掃描速度較快?,答：Dark field,91,學習交流PPT,87.Bright field 與 Dark field 何者靈敏度較好?,答：Bright field,92,學習交流PPT,88.Review tool 有哪幾種？,答：Optical review tool 和 SEM review tool.,93,學習交流PPT,89.何為o