Cadence一級差分運放的仿真實現.ppt_第1頁
Cadence一級差分運放的仿真實現.ppt_第2頁
Cadence一級差分運放的仿真實現.ppt_第3頁
Cadence一級差分運放的仿真實現.ppt_第4頁
Cadence一級差分運放的仿真實現.ppt_第5頁
已閱讀5頁，還剩13頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、,課時三、一級差分運放仿真實現,一級差分運放,放大器是模擬與數字電路中的一個基本結構，對功耗、線性度、增益、速度、噪聲都有較高的要求。 差分放大器具有更強的抗干擾能力。 運算放大器是模擬系統(tǒng)和混合系統(tǒng)中一個完整的模塊，運放一般用來實現一個反饋系統(tǒng),差分輸入，單端輸出一級運放,仿真要求,DC掃描 輸入輸出共模范圍 AC分析 相位裕度 輸入輸出共模范圍 共模增益 共模抑制比（CMRR） 電源抑制比（PSRR）,實驗步驟,一、啟動Cadence，完成電路圖的繪制,實驗步驟,二、設置參數,根據工藝，設定model name、Width、Length。設定電源電壓V0為1.8V，偏置電壓源V1為0.6V

2、。差分輸入電壓源分別設置為變量vin1、vin2。,實驗步驟,三、DC掃描,設定model library、設置仿真條件,實驗步驟,設定DC掃描變量vin1，掃描范圍01.8V，選擇輸出、參數分析,實驗步驟,點擊分析，可得出仿真結果,仿真可以看出最小輸入共模電壓為0.8V左右，小于 0.8V的輸入共模電平會使尾電流源M0進入線性區(qū)，M1，M2進入亞閾值導通狀態(tài)；最大輸入共模電壓為1.4V左右，大于該值的輸入共模電壓很容易使M1，M2進入線性區(qū)。也可以隨著Vin2的增大，輸出擺幅越來越小。,實驗步驟,四、相位裕度，設定vin1、vin2的AC magnitude為0.5V、-0.5V,實驗步驟,

3、四、將plotting mode換為append，plot圖像兩次,實驗步驟,仿真輸出為mag，將圖形換成phase、dB20表示，增益為0時，可看出相移為-106，即相位裕度為74。,實驗步驟,五、差模增益,從仿真結果可以看成，低頻時，差模增益為175,實驗步驟,六、共模增益 將vin1，vin2的AC magnitude都設為1。,實驗步驟,我們可以看到，即使電路是完全對稱的，輸出信號也會因為輸入共模變化而變差。,實驗步驟,七、共模抑制比 所需要的差動增益與不希望的共模增益的比值來衡量對共模擾動的抑制能力。定義“共模抑制比”（CMRR） 本實驗中，低頻時ACM大約為0.023，ADM大約為173，因此CMRR大約為75dB,CMRR=,實驗步驟,八、電源抑制比 將vin1、vin2的AC magnitude設為0，電源的AC magnitude設為1,實驗步驟,在低頻時從VDD到

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論