VHDL第五章.ppt

1、第5章 QuartusII應用向導,Altera Quartus II 5.1,常用FPGA集成開發(fā)環(huán)境,基本設計流程,1.建立工作庫文件夾和編輯設計文件 圖 選擇編輯文件的語言類型,2.創(chuàng)建工程 圖 利用New Project Wizard 創(chuàng)建工程,圖 將所有相關文件都加入此工程,圖 選擇目標器件,圖 將Max+plusII工程轉換為QuartusII工程,3.編譯前設置 圖 選擇目標器件,圖 選擇配置器 件的工作方式,圖 選擇配置器件和編程方式,4.全程編譯 圖 全程編譯后出現報錯信息,5.時序仿真 圖 選擇編輯矢量波形文件,圖 波形編輯器,圖 設置仿真時間長度,圖 vwf激勵波形文件存

2、盤,圖 向波形編輯器拖入信號節(jié)點,圖 設置時鐘周期,圖 選擇總線數據格式,圖 設置好的激勵波形圖,圖 選擇仿真控制,圖 仿真波形輸出,圖 選擇全時域顯示,6.應用RTL電路圖觀察器 圖 RTL電路圖,引腳設置和下載,1.引腳鎖定,圖 GW48實驗系統(tǒng) 模式5實驗電路圖,圖 Assignment Editor 編輯器,圖 表格式引腳鎖定對話框,2.配置文件下載 圖 選擇編程下載文件,圖 加入編程 下載方式,圖 雙擊選中的編程方式名,圖 ByteBlaster II 編程下載窗口,3. 編程配置器件 圖 ByteBlasterII 接口AS模式編程窗口,圖 AS模式編程成功,嵌入式邏輯分析儀使用方

3、法,1.打開SignalTapII編輯窗 圖 SignalTapII編輯窗口 2.調入代測信號,3. SignalTapII參數設置,圖 SignalTapII編輯窗口,4.文件存盤,圖 設定SignalTapII與工程同一綜合適配,5. 編譯下載 圖 下載并準備啟動SignalTapII,6.啟動SignalTapII進行采樣與分析 圖 SignalTapII采樣已被啟動,圖 SignalTapII數據窗設置后的信號波形,原理圖輸入設計方法,1. 為本項工程設計建立文件夾 2. 輸入設計項目和存盤 3. 將設計項目設置成可調用的元件 4. 設計全加器頂層文件 5. 將設計項目設置成工程和時序

4、仿真,(1) 打開QuartusII，選菜單“File”“New”，在彈出的“New”對話框中選擇“Device Design Files”頁的原理圖文件編輯輸入項“Block Diagram/Schematic File” ，按“OK”后將打開原理圖編輯窗。,原理圖編輯輸入流程,(2) 在編輯窗中的任何一個位置上右擊鼠標，將出現快捷菜單，選擇其中的輸入元件項InsertSymbol，于是將彈出輸入元件的對話框。,(3) 點擊按紐“”，找到基本元件庫，選中需要的元件，單擊“打開”按鈕，此元件即顯示在窗口中，然后單擊“Symbol”窗的OK按鈕，即可將元件調入原理圖編輯窗中。例如為了設計半加器，可參考圖3-10，分別調入元件and2、not、xnor和輸入輸出引腳input和output (也可以在圖6-1窗的左下角欄內分別鍵入需要的元件名)，并如圖6-2用點擊拖動的方法連接好電路。然后分別在input和output的PIN NAME上雙擊使其變黑色，再用鍵盤分別輸入各引腳名：a、b、co和so。,原理圖層次化設計建立Symbol（元件）,全加器頂層設計（Schematic）,將設計項目設置成工程和時序仿真,仿真波形,應用宏模塊的原理圖設計,MegaFunction： 通用元件（Counter、Shifter、FIFO）