第21章 門電路和組合邏輯電路.ppt

1、第21章 門電路和組合邏輯電路,21.1 脈沖信號,21.2 晶體管的開關(guān)作用,21.3 分立元件門電路,21.6 邏輯代數(shù),21.5 MOS門電路,21.4 TTL門電路,21.7 組合邏輯電路的分析與綜合,21.8 加法器,21.9 編碼器,21.10 譯碼器和數(shù)字顯示,21.10 數(shù)據(jù)分配器和數(shù)據(jù)選擇器,21.12 應(yīng)用舉例,1. 掌握基本門電路的邏輯功能、邏輯符號、真值表和邏輯表達式。了解 TTL門電路、CMOS門電路的特點。,3. 會分析和設(shè)計簡單的組合邏輯電路。,理解加法器、編碼器、譯碼器等常用組合邏輯 電路的工作原理和功能。,5. 學(xué)會數(shù)字集成電路的使用方法。,本章要求：,2.

2、會用邏輯代數(shù)的基本運算法則化簡邏輯函數(shù)。,第21章 門電路和組合邏輯電路,模擬信號：隨時間連續(xù)變化的信號,21.1 脈沖信號,1. 模擬信號,2. 脈沖信號 是一種躍變信號，并且持續(xù)時間短暫。,如：,脈沖幅度 A,脈沖上升沿 tr,脈沖周期 T,脈沖下降沿 tf,脈沖寬度 tp,脈沖信號的部分參數(shù)：,實際的矩形波,21.2 晶體管的開關(guān)作用,1. 二極管的開關(guān)特性,相當于 開關(guān)斷開,相當于 開關(guān)閉合,3V,0V,3V,0V,2. 三極管的開關(guān)特性,3V,0V,uO 0,相當于 開關(guān)斷開,相當于 開關(guān)閉合,uO UCC,3V,0V,21.3 分立元件門電路,邏輯門電路是數(shù)字電路中最基本的邏輯元件

3、。 所謂門就是一種開關(guān)，它能按照一定的條件去控制信號的通過或不通過。 門電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門電路又稱為邏輯門電路。,21.3.1 門電路的基本概念,基本邏輯關(guān)系為“與”、“或”、“非”三種。,下面通過例子說明邏輯電路的概念及“與”、“或”、“非”的意義。,設(shè)：開關(guān)斷開、燈不亮用邏輯 “0”表示，開關(guān)閉合、燈亮用 邏輯“1”表示。,邏輯表達式： Y = A B,1. “與”邏輯關(guān)系,“與”邏輯關(guān)系是指當決定某事件的條件全部具備時，該事件才發(fā)生。,0,1,0,B,Y,A,狀態(tài)表,2. “或”邏輯關(guān)系,“或”邏輯關(guān)系是指當決定某事件的條件之一具備時，該事件就發(fā)生

4、。,邏輯表達式： Y = A + B,真值表,1,1,1,0,3. “非”邏輯關(guān)系,“非”邏輯關(guān)系是否定或相反的意思。,Y,220V,A,+,-,R,由電子電路實現(xiàn)邏輯運算時，它的輸入和輸出信號都是用電位（或稱電平）的高低表示的。高電平和低電平都不是一個固定的數(shù)值，而是有一定的變化范圍。,21.3 分立元件邏輯門電路,門電路是用以實現(xiàn)邏輯關(guān)系的電子電路，與前面所講過的基本邏輯關(guān)系相對應(yīng)。,門電路主要有：與門、或門、非門、與非門、或非門、異或門等。,21.3.1 門電路的概念,電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負邏輯。若無特殊

5、說明，均采用正邏輯。,1,0,高電平,低電平,21.3.2 二極管“與” 門電路,1. 電路,2. 工作原理,輸入A、B、C全為高電平“1”，輸出 Y 為“1”。,輸入A、B、C不全為“1”，輸出 Y 為“0”。,0V,0V,3V,21.3.2 二極管“與” 門電路,即：有“0”出“0”， 全“1”出“1”,21.3.3 二極管“或” 門電路,1. 電路,0V,3V,3V,2. 工作原理,輸入A、B、C全為低電平“0”，輸出 Y 為“0”。,輸入A、B、C有一個為“1”，輸出 Y 為“1”。,21.3.3 二極管“或” 門電路,即：有“1”出“1”， 全“0”出“0”,21.3.4 三極管“非

6、” 門電路,“0”,“1”,1. 電路,“0”,“1”,“與非” 門電路,有“0”出“1”，全“1”出“0”,“或非” 門電路,有“1”出“0”，全“0”出“1”,例：根據(jù)輸入波形畫出輸出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,&,A,21.4 TTL門電路,(三極管三極管邏輯門電路),TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點，目前分立元件電路已被集成電路替代。下面介紹集成 “與非”門電路的工作原理、特性和參數(shù)。,21.4.1 TTL“與非”門電路,1. 電路,多發(fā)射極三極管,(1) 輸入全為高電平“1”(3

7、.6V)時,2. 工作原理,4.3V,T2、T5飽和導(dǎo)通,鉗位2.1V,E結(jié)反偏,截止,負載電流（灌電流）,輸入全高“1”,輸出為低“0”,1V,2. 工作原理,1V,T2、T5截止,負載電流（拉電流）,(2) 輸入端有任一低電平“0”(0.3V),輸入有低“0”輸出為高“1”,流過 E結(jié)的電流為正向電流,5V,“與非”邏輯關(guān)系,“與非”門,(1) 電壓傳輸特性：,輸出電壓 UO與輸入電壓 Ui的關(guān)系。,3. TTL“與非”門特性及參數(shù),電壓傳輸特性,測試電路,C,D,E,(2)TTL“與非”門的參數(shù),電壓傳輸特性,典型值3.6V， 2.4V為合格,典型值0.3V， 0.4V為合格,輸出高電平

8、電壓UOH,輸出低電平電壓UOL,輸出高電平電壓UOH和輸出低電平電壓UOL,D,E,低電平噪聲容限電壓UNL保證輸出高電平電壓不低于額定值90%的條件下所允許疊加在輸入低電平電壓上的最大噪聲（或干擾）電壓。 UNL=UOFF UIL,允許疊加干擾,定量說明門電路抗干擾能力,UOFF,UOFF是保證輸出為額定高電平的90%時所對應(yīng)的最大輸入低電平電壓。,0.9UOH,輸入 低電平 電壓UIL,輸入 高電平 電壓UIH,高電平噪聲容限電壓UNH保證輸出低電平電壓的條件下所允許疊加在輸入高 電平電壓上的最大噪聲（或干擾）電壓。 UNH=UIHUON,允許疊加干擾,定量說明門電路抗干擾能力,UON,

9、UON是保證輸出為額定低電平時所對應(yīng)的最小輸入高電平電壓。,指一個“與非”門能帶同類門的最大數(shù)目，它表示帶負載的能力。對于TTL“與非”門 NO 8。,輸入高電平電流 IIH和輸入低電平電流 IIL,當某一輸入端接高電平，其余輸入端接低電 平時，流入該輸入端的電流，稱為高電平輸入電流 IIH（A）。,當某一輸入端接低電平，其余輸入端接高電平時，流出該輸入端的電流，稱為低電平輸入電流 IIL（mA）。,扇出系數(shù)NO,1,0,當某一輸入端接低電平，其余輸入端接高電平時，流出該輸入端的電流，稱為低電平輸入電流 IIL （mA）。,若要保證輸出為高電平，則對電阻值有限制 R IIL UNL,平均傳輸延

10、遲時間 tpd,tpd1,tpd2,TTL的 tpd 約在 10ns 40ns，此值愈小愈好。,輸入波形ui,輸出波形uO,21.4.2 三態(tài)輸出“與非”門,“1”,1. 電路,截止,21.4.2 三態(tài)輸出“與非”門,“0”,1. 電路,導(dǎo)通,當控制端為低電平“0”時，輸出 Y處于開路狀態(tài)，也稱為高阻狀態(tài)。, 0 高阻,表示任意態(tài),21.4.2 三態(tài)輸出“與非”門,可實現(xiàn)用一條總線分時傳送幾個不同的數(shù)據(jù)或控制信號。,1. 電路,21.4.3 集電極開路“與非”門電路(OC門),OC門的特點：,1.輸出端可直接驅(qū)動負載,2.幾個輸出端可直接相聯(lián),“0”,“0”,2.幾個輸出端可直接相聯(lián),“1”,

11、“線與”功能,21.5 MOS門電路,21.5.1 NMOS門電路,1. NMOS“非”門電路,gm1gm2,T1的導(dǎo)通電阻 T2的導(dǎo)通電阻,“1”,導(dǎo)通,“0”,“0”,“1”,截止,即：T1的導(dǎo)通管壓降 T2的導(dǎo)通管壓降,2. NMOS“與非”門電路,“1”,“0”,全“1”,3. NMOS“或非”門電路,“0”,全“0”,“1”,21.5.2 CMOS門電路,1.CMOS“非”門電路,CMOS 管,負載管,驅(qū)動管,(互補對稱管),A=“1”時，T1導(dǎo)通， T2截止，Y=“0”,A=“0”時，T1截止， T2導(dǎo)通，Y=“1”,2.CMOS傳輸門電路,（1）電路,（2）工作原理,設(shè)：,可見u

12、i在010V連續(xù)變化時，至少有一個管子導(dǎo)通，傳輸門打開，（相當于開關(guān)接通） ui可傳輸?shù)捷敵龆耍磚O= ui，所以COMS傳輸門可以傳輸模擬信號，也稱為模擬開關(guān)。,（07V）,導(dǎo)通,（310V）,導(dǎo)通,2.CMOS傳輸門電路,可見ui在010V連續(xù)變化時，兩管子均截止，傳輸門關(guān)斷，（相當于開關(guān)斷開） ui不能傳輸?shù)捷敵龆恕?（010V）,2.CMOS傳輸門電路,開關(guān)電路,CMOS電路優(yōu)點,(1) 靜態(tài)功耗低（每門只有0.01mW, TTL每門10mW),(2) 抗干擾能力強,(3) 扇出系數(shù)大,(4) 允許電源電壓范圍寬 ( 3 18V ),(1) 速度快,(2) 抗干擾能力強,(3) 帶負

13、載能力強,21.6 邏輯代數(shù),邏輯代數(shù)（又稱布爾代數(shù)），它是分析設(shè)計邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種，分別稱為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數(shù)量的大小，而是表示兩種相互對立的邏輯狀態(tài)。,1. 常量與變量的關(guān)系,21.6.1 邏輯代數(shù)運算法則,2. 邏輯代數(shù)的基本運算法則,自等律,0-1律,重疊律,還原律,互補律,交換律,2. 邏輯代數(shù)的基本運算法則,普通代數(shù) 不適用！,證:,結(jié)合律,分配律,A+1=1,反演律,列狀態(tài)表證明：,對偶關(guān)系： 將某邏輯表達式中的與( )換成或 (+)，或(+)換成與( )，得到一個新的邏

14、輯表達式，即為原邏輯式的對偶式。若原邏輯恒等式成立，則其對偶式也成立。,證明：,A+AB = A,21.6.2 邏輯函數(shù)的表示方法,下面舉例說明這四種表示方法。,例：有一T形走廊，在相會處有一路燈，在進入走廊的A、B、C三地各有控制開關(guān)，都能獨立進行控制。任意閉合一個開關(guān)，燈亮；任意閉合兩個開關(guān)，燈滅；三個開關(guān)同時閉合，燈亮。設(shè)A、B、C代表三個開關(guān)（輸入變量）；Y代表燈（輸出變量）。,1. 列邏輯狀態(tài)表,2. 邏輯式,取 Y=“1”( 或Y=“0” ) 列邏輯式,用“與”“或”“非”等運算來表達邏輯函數(shù)的表達式。,(1)由邏輯狀態(tài)表寫出邏輯式,各組合之間 是“或”關(guān)系,2. 邏輯式,反之，也

15、可由邏輯式列出狀態(tài)表。,3. 邏輯圖,21.6.3 邏輯函數(shù)的化簡,1.用 “與非”門構(gòu)成基本門電路,(2)應(yīng)用“與非”門構(gòu)成“或”門電路,(1) 應(yīng)用“與非”門構(gòu)成“與”門電路,由邏輯代數(shù)運算法則：,由邏輯代數(shù)運算法則：,(3) 應(yīng)用“與非”門構(gòu)成“非”門電路,(4) 用“與非”門構(gòu)成“或非”門,由邏輯代數(shù)運算法則：,例1：,化簡,2.應(yīng)用邏輯代數(shù)運算法則化簡,（1）并項法,（2）配項法,例3：,化簡,（3）加項法,（4）吸收法,吸收,例5：,化簡,吸收,吸收,吸收,吸收,3.應(yīng)用卡諾圖化簡,卡諾圖:是與變量的最小項對應(yīng)的按一定規(guī)則排列的方格圖，每一小方格填入一個最小項。,（1）最小項： 對

16、于n輸入變量有2n種組合, 其相應(yīng)的乘積項也有2n個，則每一個乘積項就稱為一個最小項。其特點是每個輸入變量均在其中以原變量和反變量形式出現(xiàn)一次，且僅一次。,如：三個變量，有8種組合，最小項就是8個，卡諾圖也相應(yīng)有8個小方格。,在卡諾圖的行和列分別標出變量及其狀態(tài)。,(2) 卡諾圖,二進制數(shù)對 應(yīng)的十進制 數(shù)編號,( 2)卡諾圖,（a)根據(jù)狀態(tài)表畫出卡諾圖,如:,將輸出變量為“1”的填入對應(yīng)的小方格,為“0”的可不填。,( 2)卡諾圖,（b)根據(jù)邏輯式畫出卡諾圖,將邏輯式中的最小項分別用“1”填入對應(yīng)的小方格。如果邏輯式中最小項不全，可不填。,如:,注意：如果邏輯式不是由最小項構(gòu)成，一般應(yīng)先化為

17、最小項，或按例7方法填寫。,( 3)應(yīng)用卡諾圖化簡邏輯函數(shù),解：,(a)將取值為“1”的相鄰小方格圈成圈，,(b)所圈取值為“1”的相鄰小方格的個數(shù)應(yīng)為2n，(n=0,1,2),( 3)應(yīng)用卡諾圖化簡邏輯函數(shù),解：,三個圈最小項分別為：,合并最小項,寫出簡化邏輯式,卡諾圖化簡法：保留一個圈內(nèi)最小項的相同變量，而消去相反變量。,解：,寫出簡化邏輯式,多余,例6. 應(yīng)用卡諾圖化簡邏輯函數(shù),(1),(2),解：,寫出簡化邏輯式,1,例7. 應(yīng)用卡諾圖化簡邏輯函數(shù),1,21.7 組合邏輯電路的分析與綜合,組合邏輯電路框圖,21.7.1 組合邏輯電路的分析,(1) 由邏輯圖寫出輸出端的邏輯表達式,(2)

18、 運用邏輯代數(shù)化簡或變換,(3) 列邏輯狀態(tài)表,(4) 分析邏輯功能,已知邏輯電路,確定,邏輯功能,分析步驟：,例 1：分析下圖的邏輯功能,(1) 寫出邏輯表達式,(2) 應(yīng)用邏輯代數(shù)化簡,反演律,反演律,(3) 列邏輯狀態(tài)表,邏輯式,(1) 寫出邏輯式,例 2：分析下圖的邏輯功能,.,化簡,(2) 列邏輯狀態(tài)表,(3) 分析邏輯功能 輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”) ,可用于判斷各輸入端的狀態(tài)是否相同。,邏輯式,例3：分析下圖的邏輯功能,Y,&,&,1,.,B,A,&,C,1,0,1,A,設(shè)：C=1,封鎖,打開,選通A信號,B,Y,&,&,1,.,

19、B,A,&,C,0,0,1,設(shè)：C=0,封鎖,選通B信號,打開,例 3：分析下圖的邏輯功能,21.7.2 組合邏輯電路的綜合,設(shè)計步驟如下：,例1：設(shè)計一個三變量奇偶檢驗器。 要求: 當輸入變量A、B、C中有奇數(shù)個同時為“1”時，輸出為“1”，否則為 “0”。用“與非”門實現(xiàn)。,(1) 列邏輯狀態(tài)表,(2) 寫出邏輯表達式,取 Y=“1”( 或Y=“0” ) 列邏輯式,(3) 用“與非”門構(gòu)成邏輯電路,在一種組合中，各輸入變量之間是“與”關(guān)系,各組合之間是“或”關(guān)系,由卡圖諾可知，該函數(shù)不可化簡。,(4) 邏輯圖,Y,C,B,A,0,1,0,1,0,例 2: 某工廠有A、B、C三個車間和一個自

20、備電站，站內(nèi)有兩臺發(fā)電機G1和G2。G1的容量是G2的兩倍。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和 G2均需運行。試畫出控制G1和 G2運行的邏輯圖。,設(shè)：A、B、C分別表示三個車間的開工狀態(tài)： 開工為“1”，不開工為“0”； G1和 G2運行為“1”，不運行為“0”。,(1) 根據(jù)邏輯要求列狀態(tài)表,首先假設(shè)邏輯變量、邏輯函數(shù)取“0”、“1”的含義。,邏輯要求：如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和 G2均需運行。,開工,“1”,不開工,“0”,運行,“1”,

21、不運行,“0”,(1) 根據(jù)邏輯要求列狀態(tài)表,(2) 由狀態(tài)表寫出邏輯式,或由卡圖諾可得相同結(jié)果,(3) 化簡邏輯式可得：,(4) 用“與非”門構(gòu)成邏輯電路,(5) 畫出邏輯圖,21.8 加法器,21.8.1 二進制,十進制：09十個數(shù)碼，“逢十進一”。,在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結(jié)構(gòu)、工作原理和使用方法。,在數(shù)字電路中，為了把電路的兩個狀態(tài) (“1”態(tài)和“0”態(tài))與數(shù)碼對應(yīng)起來，采用二進制。,二進制：0，1兩個數(shù)碼，“逢二進一”。,21.8 加法器,加法器: 實現(xiàn)二進制加法運算的電路,進位,不考

22、慮低位 來的進位,要考慮低位 來的進位,21.8.1 半加器,半加：實現(xiàn)兩個一位二進制數(shù)相加，不考慮來自低位的進位。,邏輯符號：,半加器：,半加器邏輯狀態(tài)表,邏輯表達式,21.8.2 全加器,全加：實現(xiàn)兩個一位二進制數(shù)相加，且考慮來自低位的進位。,邏輯符號：,全加器：,(1) 列邏輯狀態(tài)表,(2) 寫出邏輯式,21.9 編碼器,把二進制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。 具有編碼功能的邏輯電路稱為編碼器。,n 位二進制代碼有 2n 種組合，可以表示 2n 個信息。,要表示N個信息所需的二進制代碼應(yīng)滿足 2n N,21.9.1 二進制編碼器,將輸入信號編成二進制代碼的電路。

23、,2n個,n位,(1) 分析要求： 輸入有8個信號，即 N=8，根據(jù) 2n N 的關(guān)系，即 n=3，即輸出為三位二進制代碼。,例：設(shè)計一個編碼器，滿足以下要求： (1) 將 I0、I1、I7 8個信號編成二進制代碼。 (2) 編碼器每次只能對一個信號進行編碼，不 允許兩個或兩個以上的信號同時有效。 (3) 設(shè)輸入信號高電平有效。,(2) 列編碼表：,(3) 寫出邏輯式并轉(zhuǎn)換成“與非”式,Y2 = I4 + I5 + I6 +I7,Y1 = I2+I3+I6+I7,Y0 = I1+ I3+ I5+ I7,(4) 畫出邏輯圖,將十進制數(shù) 09 編成二進制代碼的電路,21.9.2 二 十進制編碼器,

24、表示十進制數(shù),列編碼表： 四位二進制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示09十個數(shù)碼，最常用的是8421碼。,寫出邏輯式并化成“或非”門和“與非”門,畫出邏輯圖,法二：,十鍵8421碼編碼器的邏輯圖,當有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進行編碼。,即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進行編碼，而對其它優(yōu)先級別低的信號不予理睬。,21.9.3 優(yōu)先編碼器,CT74LS4147 編碼器功能表,例:CT74LS147集成優(yōu)先編碼器(10線-4線),T4147引腳圖,低電平 有效,21.10 譯碼器和數(shù)字顯示,譯碼是編碼的反

25、過程，它是將代碼的組合譯成一個特定的輸出信號。,21.10.1 二進制譯碼器,狀 態(tài) 表,例：三位二進制譯碼器（輸出高電平有效）,寫出邏輯表達式,邏輯圖,例：利用譯碼器分時將采樣數(shù)據(jù)送入計算機,總線,譯碼器工作,工作原理：(以A0A1= 00為例),0,總線,2-4線譯碼器,A,B,C,D,三態(tài)門,三態(tài)門,脫離總線,全為“1”,工作原理：(以A0A1= 00為例),0,脫離總線,全為“1”,雙 2/4 線譯碼器,A0、A1是輸入端,CT74LS139型譯碼器,20.10.2 二-十進制顯示譯碼器,在數(shù)字電路中，常常需要把運算結(jié)果用十進制 數(shù)顯示出來，這就要用顯示譯碼器。,1 1 0 1 1 0

26、 1,低電平時發(fā)光,高電平時發(fā)光,2. 七段譯碼顯示器,七段顯示譯碼器狀態(tài)表,動畫,21.11 數(shù)據(jù)分配器和數(shù)據(jù)選擇器,在數(shù)字電路中，當需要進行遠距離多路數(shù)字 傳輸時，為了減少傳輸線的數(shù)目，發(fā)送端常通過 一條公共傳輸線，用多路選擇器分時發(fā)送數(shù)據(jù)到 接收端，接收端利用多路分配器分時將數(shù)據(jù)分配 給各路接收端，其原理如圖所示。,使能端,多路選擇器,多路分配器,21.11.1 數(shù)據(jù)選擇器,從多路數(shù)據(jù)中選擇其中所需要的一路數(shù)據(jù)輸出。,例：四選一數(shù)據(jù)選擇器,輸出數(shù)據(jù),使能端,1,1,&,1,1,1,&,&,&,1,Y,D0,D1,D2,D3,A0,A1,1,0,0,“與”門被封鎖，選擇器不工作。,CT74LS153型4選1數(shù)據(jù)選擇器,1,1,&,1,1,1,