微機接口第六章存儲器.ppt

1、半導體存儲器,存儲器概述,半導體存儲器,存儲器與CPU的連接,存儲器的工作原理, 了解存儲器的工作原理和外部特性, 掌握微機中存儲系統(tǒng)的結(jié)構(gòu), 學會利用現(xiàn)有的存儲器芯片構(gòu)成所需內(nèi)存系統(tǒng)。,6.1 存儲器概述,記憶單元是一種能表示二進制“ 0 ”和“1”的狀態(tài)并具有記憶功能的物理器件，如電容、雙穩(wěn)態(tài)電路等。一個記憶單元能夠存儲二進制的一位。由若干記憶單元組成一個存儲單元、一個存儲單元能存儲一個字，字有4位、8位、16位等稱之為字長，字長為8時，稱一個字節(jié)。,一、存儲器分類,1. 內(nèi)存儲器(內(nèi)存或主存),功能：存儲當前運行所需的程序和數(shù)據(jù)。,特點：CPU可以直接訪問并與其交換信 息，容量小，存取速

2、度快。,2. 外存儲器( 外存),功能：存儲當前不參加運行的程序和數(shù)據(jù)。,特點：CPU不能直接訪問，配備專門設(shè)備才能進行交換信息，容量大，存取速度慢。,目前，存儲器使用的存儲介質(zhì)有半導體器件，磁性材料，光盤等。一般把半導體存儲器芯片作為內(nèi)存。由于半導體存儲器具有存取速度快、集成度高、體積小、功耗低、應用方便等優(yōu)點，在此我們只討論半導體存儲器。,圖6.2 半導體存儲器分類,二、半導體存儲器的組成,圖6.3 存儲器的基本組成,1. 存儲體,基本存儲電路是組成存儲器的基礎(chǔ)和核心，它用于存放一位二進制信息“0”或“1”。若干記憶單元（或稱基本存儲電路）組成一個存儲單元，一個存儲單元一般存儲一個字節(jié)，即

3、存放8位二進制信息，存儲體是存儲單元的集合體。,2. 譯碼驅(qū)動電路,該電路實際上包含譯碼器和驅(qū)動器兩部分。譯碼器的功能是實現(xiàn)多選1，即對于某一個輸入的地址碼，N個輸出線上有唯一一個高電平（或低電平）與之對應。,(1) 單譯碼方式,圖4.4 單譯碼尋址示意圖,(2) 雙譯碼方式,圖4.5 雙譯碼結(jié)構(gòu)示意圖,3. 地址寄存器,用于存放CPU訪問存儲單元的地址，經(jīng)譯碼驅(qū)動后指向相應的存儲單元。,4. 讀/寫電路,包括讀出放大器、寫入電路和讀/寫控制電路，用以完成對被選中單元中各位的讀出或?qū)懭氩僮鳌?5. 數(shù)據(jù)寄存器,用于暫時存放從存儲單元讀出的數(shù)據(jù)，或從CPU或I/O端口送出的要寫入存儲器的數(shù)據(jù)。,

4、6. 控制邏輯,接收來自CPU的啟動、片選、讀/寫及清除命令，經(jīng)控制電路綜合和處理后，產(chǎn)生一組時序信號來控制存儲器的讀/寫操作。,三、半導體存儲器芯片的主要技術(shù)指標,1. 存儲容量（存放二進制信息的總位數(shù)）,2. 存取時間,3. 存取周期,6.2隨機存取存儲器RAM,一、靜態(tài)隨機存儲器SRAM,圖6.6 六管靜態(tài)RAM基本存儲電路,圖中V1V2是工作管，V3V4是負載管，V5V6是控制管，V7V8也是控制管，它們?yōu)橥涣芯€上的存儲單元共用。,不同的靜態(tài)RAM的內(nèi)部結(jié)構(gòu)基本相同，只是在不同容量時其存儲體的矩陣排列結(jié)構(gòu)不同。典型的靜態(tài)RAM芯片如Intel 6116（2K8位），6264（8K8位

5、），62128（16K8位）和62256（32K8位）等。 圖4.8為SRAM 6264芯片的引腳圖，其容量為8K8位，即共有8K（213）個單元，每單元8位。因此，共需地址線13條，即A12A0；數(shù)據(jù)線8條即I/O8I/O1、WE、OE、CE1、CE2的共同作用決定了SRAM 6264的操作方式，如表4.1所示。,表6.1 6264的操作方式,I/O1 I/O8,圖6.8 SRAM 6264引腳圖,二、動態(tài)隨機存儲器DRAM,圖4.9為單管動態(tài)RAM的基本存儲電路，由MOS晶體管和一個電容CS組成。,一種典型的DRAM如Intel 2164。2164是64K1位的DRAM芯片，片內(nèi)含有64K

6、個存儲單元，所以，需要16位地址線尋址。為了減少地址線引腳數(shù)目，采用行和列兩部分地址線各8條，內(nèi)部設(shè)有行、列地址鎖存器。利用外接多路開關(guān)，先由行選通信號RAS選通8位行地址并鎖存。隨后由列選通信號CAS選通8位列地址并鎖存，16位地址可選中64K存儲單元中的任何一個單元。,圖6.10(a) Intel 2164 DRAM芯片引腳圖,圖4.10(b) Intel 2164 DRAM內(nèi)部結(jié)構(gòu)框圖,Dout,WE,Din,CAS,RAS,A7,A1,A0,8 位 地 址 鎖 存 器,128128 矩陣,128個讀出放大器,1/2列譯碼,128個讀出放大器,128128 矩陣,128128 矩陣,12

7、8個讀出放大器,1/2列譯碼,128個讀出放大器,128128 矩陣,4選1 I/O門控,輸出緩沖器,行時 鐘緩 沖器,列時 鐘緩 沖器,寫允 許時 鐘緩 沖器,數(shù)據(jù) 輸入 緩沖 器,二、RAM的組成,4.3 只讀存儲器(ROM),圖6.11 ROM組成框圖,一、掩膜ROM,1.字譯碼結(jié)構(gòu),圖4.12為二極管構(gòu)成的44位的存儲矩陣，地址譯碼采用單譯碼方式，它通過對所選定的某字線置成低電平來選擇讀取的字。位于矩陣交叉點并與位線和被選字線相連的二極管導通，使該位線上輸出電位為低電平，結(jié)果輸出為“0”，否則為“1”。,二極管ROM陣列,用MOS三極管取代二極管便構(gòu)成了MOS ROM陣列,圖6.13

8、MOS管ROM陣列,從二極管ROM和MOS ROM的介紹可知，這種存儲矩陣的內(nèi)容完全取決于芯片制造過程，而一旦制造好以后，用戶是無法變更的。,2.復合譯碼結(jié)構(gòu),如圖4.14是一個10241位的MOS ROM電路。10條地址信號線分成兩組，分別經(jīng)過X和Y譯碼，各產(chǎn)生32條選擇線。X譯碼輸出選中某一行，但這一行中，哪一個能輸出與I/O電路相連，還取決于Y譯碼輸出，故每次只選中一個單元。,圖6.14 復合譯碼的MOS ROM電路,3.雙極型ROM電路,雙極型ROM的速度比MOS ROM快，它的取數(shù)時間約為幾十ns，可用于速度要求較高的微機系統(tǒng)中。圖4.15是一種雙極型ROM的結(jié)構(gòu)圖，容量為2564位

9、。,圖6.15 一種雙極型ROM的結(jié)構(gòu)圖,存儲單元的工作原理仍為當某一行被選中時，連到存儲管子的基極信號為“1”，各列若有管子與此選擇線相連，則管子導通，輸出為“0”，在輸出電路中經(jīng)過反相，實際輸出為“1”；若沒有管子與此選擇線相連，則存儲矩陣輸出為“1”，經(jīng)過輸出電路反相，輸出為“0”。,二、可編程ROM (PROM),可編程ROM（PROM）是一種允許用戶編程一次的ROM，其存儲單元通常用二極管或三極管實現(xiàn)。圖4.16所示存儲單元的雙極型三極管的發(fā)射極串接了一個可熔金屬絲，出廠時，所有存儲單元的熔絲都是完好的。編程時，通過字線選中某個晶體管。若準備寫入1，則向位線送高電平，此時管子截止，熔

10、絲將被保留；若準備寫入0，則向位線送低電平，此時管子導通，控制電流使熔絲燒斷，不可能再恢復，故只能進行一次編程。,圖6.16 熔絲式PROM的基本存儲結(jié)構(gòu),三、可擦除、可編程ROM（EPROM）,在實際工作中，一個新設(shè)計的程序往往需要經(jīng)歷調(diào)試、修改過程，如果將這個程序?qū)懺赗OM和PROM中，就很不方便了。EPROM是一種可以多次進行擦除和重寫的ROM。,圖6.17 EPROM的基本存儲電路和FAMOS結(jié)構(gòu),(a) EPROM的基本存儲結(jié)構(gòu),(b) 浮置柵雪崩注入型場效應管結(jié)構(gòu),常用的典型EPROM芯片有：2716（2K8）、2732（4K8）、2764（8K8）、27128（16K8）、272

11、56（32K8）、27512（64K8）等。,Intel-2764芯片是一塊8K8bit的EPROM芯片，如圖所示：,2764結(jié)構(gòu)框圖,2764封裝圖,2764操作方式,四、電可擦除可編程ROM（EEPROM）,E2PROM是一種在線（即不用拔下來）可編程只讀存儲器，它能像RAM那樣隨機地進行改寫，又能像ROM那樣在掉電的情況下所保存的信息不丟失，即E2PROM兼有RAM和ROM的雙重功能特點，如圖4.18所示。 E2PROM的另一個優(yōu)點是擦除可以按字節(jié)分別進行（不像EPROM擦除時把整個片子的內(nèi)容全變?yōu)椤?”）。,圖6.18 E2PROM結(jié)構(gòu)示意圖,+VG,+VD,五、Flash存儲器,閃速

12、存儲器（Flash Memory）是一種新型的半導體存儲器，由于它具有可靠的非易失性、電擦除性以及低成本，對于需要實施代碼或數(shù)據(jù)更新的嵌入式應用是一種理想的存儲器，而且它在固有性能和成本方面有較明顯的優(yōu)勢。, 閃速存儲器可實現(xiàn)大規(guī)模電擦除。, 閃速存儲器的擦除功能可迅速清除整個器件中所有內(nèi)容。, 閃速存儲器可以被擦除和重新編程幾十萬次而不會失效。,固有的非易失性 它不同于靜態(tài)RAM，不需要備用電池來確保數(shù)據(jù)存留，也不需要磁盤作為動態(tài)RAM的后備存儲器。,(2) 經(jīng)濟的高密度 Intel的1M位閃速存儲器的成本按每位計要比靜態(tài)RAM低一半以上。閃速存儲器的成本僅比容量相同的動態(tài)RAM稍高，但卻節(jié)

13、省了輔助存儲器（磁盤）的額外費用和空間。,(3) 可直接執(zhí)行 由于省去了從磁盤到RAM的加載步驟，查詢或等待時間僅決定于閃速存儲器，用戶可充分享受程序和文件的高速存取以及系統(tǒng)的迅速啟動。,(4) 固態(tài)性能 閃速存儲器是一種低功耗、高密度且沒有移動部分的半導體技術(shù)。便攜式計算機不再需要消耗電池以維持磁盤驅(qū)動器運行，或由于磁盤組件而額外增加體積和重量。用戶不必再擔心工作條件變壞時磁盤會發(fā)生故障。,6.4 存儲器與CPU的接口技術(shù),圖6.19 CPU與存儲器連接示意圖,一、存儲器與CPU的連接,(一) 存儲器與CPU連接時應注意問題,1. CPU總線的負載能力。,2. CPU的時序和存儲器芯片存取速

14、度的配合,3. 存儲器的地址分配和選片問題。,4. 控制信號的連接,(二) 片選信號的產(chǎn)生,1. 線選法：,另一種常用的線選法是用高位地址的每一根線去分別控制各組芯片的片選端， 如下圖所示：,圖6.20為線選法的例子，令A13和A14分別接芯片甲和乙的片選端?？赡艿倪x擇只有10（選中芯片甲）和01（選中芯片乙）。,圖6.20 線選法,A19A15因未參與對2個2764的片選控制，故其值可以是0或1（用x表示任?。@里，假定取為全0，則得到了兩片2764的地址范圍如圖中所示，顯然2片2764的重疊區(qū)各有25=32個。,全譯碼法中，對剩余的全部高位地址線進行譯碼稱為全譯碼法。,2.全譯碼法：,圖

15、4.21為全譯碼的2個例子。前一例采用門電路譯碼，后例采用38譯碼器譯碼。38譯碼器有3個控制端：G1，G2A，G2B，只有當G1=1，G2A=0，G2B=0，同時滿足時，譯碼輸出才有效。究竟輸出(Y0Y7)中是哪個有效，則由選擇輸入C、B及A三端狀態(tài)決定。CBA=000時，Y0有效，CBA=001時，Y1有效，依此類推。單片2764（8K8位，EPROM）在高位地址A19A13=0001110時被選中。,在譯碼法中，只對剩余的高位地址線的某幾根進行譯碼，稱為部分譯碼法。,3.部分譯碼法 (局部譯碼法)：,圖4. 22所示的電路，采用部分譯碼對4個2732芯片（4K8位，EPROM）進行尋址。

16、譯碼時，未使用高位地址線A19、A18和A15。所以，每個芯片將同時具有23=8個可用且不同的地址范圍（即重疊區(qū)）。,芯片 A19 A15 A14A12 A11 A0 一個可用地址范圍 1 00 000 全0全1 0000000FFFH 2 00 001 全0全1 0100001FFFH 3 00 010 全0全1 0200002FFFH 4 00 011 全0全1 0300003FFFH,圖6.22 部分譯碼,二、簡單的8086存儲器子系統(tǒng)的設(shè)計,圖6.23 字的規(guī)則存放和非規(guī)則存放,(1) 偶數(shù)存儲體與8086的D0D7相連。,(2) 奇數(shù)存儲體與8086中D8D15相連。,(3) A1A19用來同時訪問兩個存儲體的字節(jié)單元。,圖6.24 存儲體與總線的連接,表6.2 BHE和A0組合的對應操作,2. 連接舉例：,要求用4K8的EPROM芯片2732，8K8的RAM芯片6264，譯碼器74LS138構(gòu)成8K字ROM和8K字RAM的存儲器系統(tǒng)，如圖4.25所示，系統(tǒng)配置為最小模式。,ROM芯片，8K字用4片2732芯片組成，片