CPUISCISCRISC

1、CPU IS CISC RISCCPU原理CPU的主要功能是執(zhí)行存放在主存儲(chǔ)器中的程序即機(jī)器指令.CPU是由控制器和運(yùn)算器.本章概述本章重點(diǎn)在于：CPU基本組成與指令流程.這涉及到建立整機(jī)概念的核心問題：CPU如何執(zhí)行指令,計(jì)算機(jī)如何存儲(chǔ)信息,如何控制輸入/輸出.1.CPU的的基本組成2.擬定指令流程1,CPU的的基本組成在理解CPU的組成時(shí)需要抓住以下幾點(diǎn)：(1)ALU部件,以及它的輸入與輸出方式.(2)用于運(yùn)算的一組寄存器R0-R3或暫存器C,D,Z(3)用于控制的一組寄存器：指令寄存器IR,程序計(jì)數(shù)器PC,程序狀態(tài)字寄存器PSW(4)與訪存相關(guān)的一組寄存器：存儲(chǔ)器地址寄存器MAR,存儲(chǔ)器

2、數(shù)據(jù)狀態(tài)字寄存器MDR,堆棧指針SP(5)內(nèi)部總路線的連接方式,如何向它發(fā)送信息,它又如何輸出信息(6)CPU如何通過系統(tǒng)總路線與主存,I/O設(shè)備連接3.3.1節(jié)給出的是一種簡化的CPU內(nèi)部組成模型,它是擬定指令流程的基礎(chǔ),2,擬定指令流程指令流程體現(xiàn)了計(jì)算機(jī)工作原理中一個(gè)核心內(nèi)容：CPU怎樣執(zhí)行程序指令考核方式是給出一條特定的指令,以模型機(jī)CPU內(nèi)部組成為背景,用指令語句描述其讀取與執(zhí)行流程.關(guān)鍵是要熟練掌握幾種基本尋址方式的實(shí)現(xiàn)過程,分清誰是源地址,誰是目的地址,操作碼是什么例如：擬出指令MOV-(SP),X(R0)讀取與執(zhí)行流程.學(xué)習(xí)內(nèi)容：3.1算術(shù)邏輯運(yùn)算部件ALU3.2運(yùn)算方法3.3

3、 CPU模型的組成及其數(shù)據(jù)通路3.4時(shí)序控制方式3.5指令的執(zhí)行與組合邏輯控制器3.6微程序控制器學(xué)習(xí)目標(biāo)：理解全加器的邏輯式和結(jié)構(gòu),并行加法器及所采用的進(jìn)位鏈,多功能算術(shù)邏輯運(yùn)算部件SN74181的功能.掌握初碼定點(diǎn)加減運(yùn)算,移位操作,理解浮點(diǎn)加減運(yùn)算,十進(jìn)制加法運(yùn)算,掌握無符號(hào)整數(shù)一位乘法并了解其邏輯實(shí)現(xiàn),掌握無符號(hào)整數(shù)一位除法,了解浮點(diǎn)乘除運(yùn)算.學(xué)習(xí)目標(biāo)：掌握模型機(jī)的基本組成,數(shù)據(jù)通路及數(shù)據(jù)傳送,掌握微命令的基本形式.理解控制器的功能,掌握指令流程及組合邏輯控制器的工作原理.掌握微型程序控制的概念,了解微指令的編碼方式和順序控制方式,了解微指令的格式.重點(diǎn)難點(diǎn)：補(bǔ)碼定點(diǎn)加減運(yùn)算,無符號(hào)整

4、數(shù)一位乘法和除法.(難點(diǎn))模型機(jī)的基本組成,數(shù)據(jù)通路及數(shù)據(jù)傳送,微命令的基本形式.指令流程及組合邏輯控制器的工作原理.(重點(diǎn))課時(shí)安排：9課時(shí).媒體使用：使用多媒體投影,主要采用PowerPoint準(zhǔn)備的電子教案.3.1算術(shù)邏輯運(yùn)算部件ALUALU是一種功能較強(qiáng)的組合邏輯電路,有時(shí)被稱為多功能函數(shù)發(fā)生器.ALU的核心是加法器.ALU主要完成對(duì)二進(jìn)制代碼的定點(diǎn)算術(shù)運(yùn)算和邏輯運(yùn)算.3.1.1加法單元全加器與半加器：An An-1AiA2 A1 A0Bn Bn-1BiB2 B1 B0+Cn Cn-1CiC2 C1 C0全加器為考慮三個(gè)輸入的加法單元,半加器為考慮兩個(gè)輸入的加法單元.全加和i+向高位的

5、進(jìn)位Ci低位送進(jìn)來的進(jìn)位Ci輸入量輸出量用半加器構(gòu)成全加器(1)半加求和可用異或門實(shí)現(xiàn)：半加和=AiOBi(半加器的邏輯式)半加器又稱為異或門(2)全加器=兩個(gè)半加,其邏輯式：i=AiOBiOCiC i+1=AiBi+(AiOBi)Ci因邏輯門電路均存在延遲時(shí)間,全加器電路是一個(gè)延遲部件,其特性將影響全加器的速度.+3.1.2并行加法器與進(jìn)位鏈結(jié)構(gòu)并行加法器：是用n位全加器實(shí)現(xiàn)兩個(gè)n位操作數(shù)各位同時(shí)相加,其中的全加器的位數(shù)與操作數(shù)的位數(shù)相同.并行加法器的最長時(shí)間是由進(jìn)位信號(hào)的傳遞時(shí)間決定的,而每位全加器本身的求和延遲是次要的因素.所以,加快進(jìn)位的產(chǎn)生和傳遞是提高其速度的關(guān)鍵.進(jìn)位鏈：并行加器中

6、傳遞進(jìn)位信號(hào)的邏輯線路,稱為1.基本進(jìn)位公式：C i+1=AiBi+(AiOBi)Ci2.并行加法器的串行進(jìn)位：(1)串行進(jìn)位的并行加法器是將n個(gè)全加器串接起來,就可進(jìn)行兩個(gè)n個(gè)位數(shù)相加.(2)串行進(jìn)位方式：是指相加的進(jìn)位逐級(jí)形成的,每一級(jí)的進(jìn)位直接依賴于前一級(jí)的進(jìn)位.稱為(行波進(jìn)位)+Gi為進(jìn)位產(chǎn)生函數(shù)Pi為進(jìn)位傳遞函數(shù)(3)串行進(jìn)位的延遲時(shí)間較長.(4)串行進(jìn)位的邏輯表達(dá)式：見教材P61.3.并行進(jìn)位(先行進(jìn)位,同時(shí)進(jìn)位)(1)定義：同時(shí)形成各級(jí)進(jìn)位信號(hào)的方法,稱為.(2)采用并行進(jìn)位的加法器的運(yùn)算速度較快,但是以增加硬件邏輯線路為代價(jià)的.3.1.3 ALU舉例1.SN74181外特性2.

7、SN74181內(nèi)部結(jié)構(gòu)3.SN74181功能表4.用SN74181構(gòu)成多位的ALU3.2運(yùn)算方法3.2.1定點(diǎn)加減運(yùn)算1.原碼加減運(yùn)算：原碼的加減法較復(fù)雜,很少使用,其原因：(1)原碼的加減運(yùn)算,因計(jì)算機(jī)的實(shí)際操作取決于指令中的操作碼和兩個(gè)操作數(shù)的符號(hào)；(2)運(yùn)算結(jié)果的符號(hào)判斷也較復(fù)雜.2.補(bǔ)碼加減運(yùn)算：(1)補(bǔ)碼加法運(yùn)算：X補(bǔ)+Y補(bǔ)=X+Y補(bǔ)兩個(gè)相加的數(shù)無論正負(fù),只要是以補(bǔ)碼的形式表示的,則可按二進(jìn)制規(guī)則相加.(2)補(bǔ)碼的減法運(yùn)算：X-Y補(bǔ)=X+(-Y)補(bǔ)=X補(bǔ)+-Y補(bǔ)符號(hào)位作為數(shù)的一部分直接參與運(yùn)算.為Y補(bǔ)的機(jī)器負(fù)數(shù)由Y補(bǔ)求-Y補(bǔ)(機(jī)器負(fù)數(shù))的方法定點(diǎn)小數(shù)：-Y補(bǔ)=Y補(bǔ)+2-n例：Y補(bǔ)=0

8、.01011-Y補(bǔ)=1.10100+0.00001=1.10101定點(diǎn)整數(shù)：-Y補(bǔ)=Y補(bǔ)+1例：Y補(bǔ)=1001011-Y補(bǔ)=0110100+1=0110101(3)補(bǔ)碼的運(yùn)算規(guī)則：參加運(yùn)算的操作數(shù)和運(yùn)算結(jié)果均用補(bǔ)碼表示；符號(hào)位作為數(shù)的一部分直接參與運(yùn)算；若指令操作碼為加,則兩個(gè)數(shù)按二進(jìn)制規(guī)則相加；若指令操作碼為減,則被減數(shù)+減數(shù)的機(jī)器負(fù)數(shù).機(jī)器負(fù)數(shù)的求法見上張幻燈片.3.溢出判別溢出：指計(jì)算機(jī)的運(yùn)算結(jié)果超出其所能表示的范圍,而發(fā)生錯(cuò)誤.溢出的分類：正溢出：運(yùn)算結(jié)果為正且大于所能表示的最大正數(shù).負(fù)溢出：運(yùn)算結(jié)果為負(fù)且大于所能表示的最小正數(shù)(絕對(duì)值最大的負(fù)數(shù)).溢出判斷的方法：(1)采用一個(gè)符號(hào)位

9、判斷：即：當(dāng)兩個(gè)同號(hào)數(shù)相加,若所得結(jié)果與兩數(shù)符號(hào)不同,則表示溢出.(2)采用最高有效位的進(jìn)位判斷：即：兩正數(shù)相加,最高有效位有進(jìn)位,符號(hào)位無進(jìn)位,表明運(yùn)算結(jié)果溢出；兩負(fù)數(shù)相加,最高有效位無進(jìn)位,符號(hào)位有進(jìn)位,表明運(yùn)算結(jié)果溢出；以下各判斷邏輯式見教材P66-67)(3)采用變形補(bǔ)碼將符號(hào)位擴(kuò)充為兩位,稱為變形碼.采用變形祉碼表示的運(yùn)算結(jié)果,可根據(jù)兩個(gè)符號(hào)位是否一致來判斷是否溢出.雙符號(hào)位的含義：00-結(jié)果為正,無溢出；01-結(jié)果為正溢出；10-結(jié)果為負(fù)溢出；11-結(jié)果為負(fù),無溢出.CPU內(nèi)設(shè)的一個(gè)狀態(tài)寄存器,其中的溢出位V是用來記錄溢出是否發(fā)生.3.2.2移位移位操作的分類：按性質(zhì)分：邏輯,循環(huán)

10、,算術(shù)按被移位數(shù)據(jù)長度分：字節(jié),半字節(jié),多倍字節(jié)按每次移位的位數(shù)分：移1位,移n位(n被移位數(shù)據(jù)長度)1.邏輯移位：定義：將一組無數(shù)值意義的二進(jìn)制代碼進(jìn)行移位.移位規(guī)則：左移時(shí)低位補(bǔ)0,右補(bǔ)移時(shí)高位補(bǔ)0.2.循環(huán)移位：定義：在閉合移位環(huán)路中,在被子移位數(shù)據(jù)的最高位與最低位之間有移位通路.移位規(guī)則：循環(huán)左移時(shí)最高位移到最低位,其余各位依次左移；循環(huán)右移時(shí)最低位移到最高位,其余各位依次右移；3.算術(shù)移位：定義：帶符號(hào)數(shù)的移位,移位后數(shù)的符號(hào)不變而數(shù)值變化.移位規(guī)則：(1)原碼移位規(guī)則(2)補(bǔ)碼右移規(guī)則見教材P68頁(3)補(bǔ)碼左移規(guī)則3.2.3浮點(diǎn)加減運(yùn)算運(yùn)算規(guī)則及硬件實(shí)現(xiàn)(1)對(duì)階操作.(重點(diǎn)是對(duì)

11、階的規(guī)則P65)(2)實(shí)現(xiàn)尾數(shù)的加(減)運(yùn)算(3)結(jié)果規(guī)格化和判斷溢出左規(guī)右規(guī)(4)余入操作3.2.4十進(jìn)制加減運(yùn)算1.進(jìn)制轉(zhuǎn)換2.直接進(jìn)行十進(jìn)制運(yùn)算：采用BCD碼表示,運(yùn)算由BCD碼運(yùn)算指令完成.兩種方法：見教材P71頁.3.BCD碼的加法運(yùn)算加六校正3.2.5定點(diǎn)乘除運(yùn)算乘除法運(yùn)算是計(jì)算機(jī)的基本運(yùn)算之一.因乘除法運(yùn)算需要更多的硬件支持,并不是所有的計(jì)算機(jī)都配置這種硬件,但是所有的計(jì)算機(jī)都能做乘除法運(yùn)算.實(shí)現(xiàn)乘除法運(yùn)算大致有三種方案.本節(jié)只討論無符號(hào)整數(shù)一位乘法和除法.實(shí)現(xiàn)乘除法運(yùn)算大致有三種方案：(1)采用軟件實(shí)現(xiàn)乘除法運(yùn)算.即用原有的運(yùn)算器設(shè)備,運(yùn)用基本運(yùn)算指令編制實(shí)現(xiàn)乘除法運(yùn)算的子程序

12、.這種方法適用于小型機(jī),微型機(jī).(2)在原有運(yùn)算器基礎(chǔ)上增加一些硬件設(shè)備來實(shí)現(xiàn)乘,除法操作.(3)設(shè)置專用的乘除法器.使設(shè)備處理設(shè)備專用化,目的是加快運(yùn)算速度.一般適用于大,中型計(jì)算機(jī).1.無符號(hào)整數(shù)一位乘法1101被乘數(shù)B1011乘數(shù)C 110111010000+110110001111乘積11011 B共4次右移0001101 B共3次右移00000 B共2次右移+01101 B共1次右移乘積實(shí)現(xiàn)無符號(hào)整數(shù)一位乘法規(guī)則：將n位乘轉(zhuǎn)換為n次累加與移位,即每一步只求一位乘數(shù)所對(duì)應(yīng)的新部分積,并與原部分積作一次累加,然后右移一位.流程圖：見教材P73頁,圖3-8B-存放被乘數(shù),C-存放乘數(shù),A-

13、初值為0,存放部分積,最后存放乘積高位.用A和C寄存器聯(lián)合右移以存放逐次增加的部分積,并且使每次操作依據(jù)的乘數(shù)位始終在C的最低位.乘法完成時(shí),A,C存放的是最后乘積,其中C的內(nèi)容是乘積的低位部分.硬件邏輯原理圖：圖3-9例：P73,圖3-8(無符號(hào)整數(shù)一位乘算法流程框圖)n位被除數(shù)-Bn位乘數(shù)-C,0-AC0=1結(jié)束開始A,C右移一位A+0-AA+B-AC0=1 NYNY例3-11：11011011的運(yùn)算過程：B 1101(被乘數(shù))Ca 0A 0000 C1011(乘數(shù))0 0000C0=1+B 1101 1011 011010 0110 1101C0=1+B 11011 0011 01001

14、 1110C0=0+0 00000 10010 0100 1111C0=1+B 11011 00010 1000 1111初始狀態(tài)第一節(jié)拍第二節(jié)拍第三節(jié)拍第四節(jié)拍乘積ABC三個(gè)寄存器2.無符號(hào)整數(shù)一位除法由手算法可知：決定商是1還是0,根據(jù)部分被除數(shù)或余數(shù)減去除數(shù)是否夠減.計(jì)算機(jī)是實(shí)現(xiàn)除法運(yùn)算,就是要解決如何判斷夠減與否的問題.方法如下：用邏輯線路進(jìn)行比較判別恢復(fù)余數(shù)法-(改進(jìn))不恢復(fù)余數(shù)法或加減交替法.(見教材P75頁)恢復(fù)余數(shù)法：將被除數(shù)或余數(shù)減去除數(shù),若所得余數(shù)符號(hào)位為0(即正)表明夠減,上商1；若余數(shù)符號(hào)位為1(即負(fù))表明不夠減,上商0加上除數(shù)(即恢復(fù)余數(shù)法)即：先做減法,若余數(shù)為正,

15、上商1；若余數(shù)為負(fù),上商0,必須恢復(fù)原來的余數(shù)(加上除數(shù)).不恢復(fù)余數(shù)法(加減交替法)：此法的特點(diǎn)是在運(yùn)算過程中如出現(xiàn)不夠減,則不必恢復(fù)余數(shù),可根據(jù)符號(hào),繼續(xù)向下運(yùn)算.這樣運(yùn)算時(shí)步數(shù)固定,控制簡單.規(guī)則：當(dāng)余數(shù)為正時(shí),商為1,余數(shù)左移一位,減除數(shù)；當(dāng)余數(shù)為負(fù)時(shí),商為0,余數(shù)左移一位,加除數(shù)無符號(hào)整數(shù)不恢復(fù)余數(shù)除法流程圖：見教材P75頁,圖3-11運(yùn)算初始時(shí),除數(shù)-B,被除數(shù)-A和C(其中A-高位,C-低位)除法完成后商放在C寄存器中,余數(shù)放在A寄存器中.A寄存的最高位作為運(yùn)算中的符號(hào)位,用于指示余數(shù)的正負(fù).注意：例3-12中第一步A-B=A原-原=A初-初=A初+-B初B的機(jī)器負(fù)數(shù)：-B初=初

16、+1B求反作業(yè)第10頁00.1101+3.2.6浮點(diǎn)乘除運(yùn)算1.浮點(diǎn)乘法運(yùn)算階碼相加并判斷溢出尾數(shù)相乘規(guī)格化處理2.浮點(diǎn)除法運(yùn)算預(yù)置尾數(shù)調(diào)整求階差尾數(shù)相除3.3 CPU模型的組成及其數(shù)據(jù)通路CPU的組成：控制器：完成取指令,分析指令,執(zhí)行指令的操作.運(yùn)算部件：實(shí)現(xiàn)指令所指定的各種算術(shù)邏輯運(yùn)算操作.各種寄存器：用于存放指令,指令地址,操作數(shù)及運(yùn)算結(jié)果.CPU內(nèi)部數(shù)據(jù)通路：用以連接CPU內(nèi)部各部件,為信息提供通路.3.3.1基本組成1.寄存器：存放控制信息的寄存器,如指令寄存器,程序計(jì)數(shù)器和程序狀態(tài)字寄存器.存放所處理的數(shù)據(jù)的寄存器,如通用寄存器和暫存器.寄存器的種類：(1)通用寄存器：4個(gè)：R0

17、,R1,R2,R3一組可編程訪問,具有多種功能的寄存器.指令系統(tǒng)為其分配編號(hào),即寄存器地址.其本身在邏輯上只有接收信息,存儲(chǔ)信息和發(fā)送信息的功能,但通過編程與運(yùn)算部件的配合可實(shí)現(xiàn)多種功能.(2)暫存器：3個(gè)：C,D,ZC用來暫存從主存儲(chǔ)器讀出的數(shù)據(jù)D設(shè)置在ALU的輸入端,用來存放一個(gè)操作數(shù),還可暫存從主存儲(chǔ)器讀出的數(shù)據(jù),并設(shè)有左移和右移的功能.Z設(shè)置在ALU的輸出端,用來存放運(yùn)算結(jié)果.指令系統(tǒng)中沒有為其分配編號(hào),故不能編址訪問.(3)指令寄存器IR：指令寄存器IR-用來存放當(dāng)前正在執(zhí)行的一條指令.IR的輸出是控制器產(chǎn)生控制信號(hào)的主要邏輯依據(jù).(4)程序計(jì)數(shù)器PC：程序計(jì)數(shù)器又稱為指令計(jì)數(shù)器或指

18、令指針I(yè)P.作用是提供指令的地址.具有加1計(jì)數(shù)功能,并可編程訪問.(5)程序狀態(tài)字寄存器PS：程序狀態(tài)字寄存器又稱為標(biāo)志寄存器.作用：用來存放現(xiàn)行程序的運(yùn)行狀態(tài)和工作方式,其內(nèi)容稱為程序狀態(tài)字PSW.PSW是參與控制程序執(zhí)行的重要依據(jù).(6)堆棧指針SP：SP用來指示堆棧棧頂?shù)奈恢?其內(nèi)容是棧頂單元的地址.SP也是可編程訪問的寄存.(7)與主存接口的寄存器MAR,MDR：地址寄存器MAR用來存放CPU訪問主存或I/O接口的地址.MAR連接地址總線的輸出門是三態(tài)門.數(shù)據(jù)寄存MDR用來存放CPU與主存或I/O接口之間傳送的數(shù)據(jù).CPU對(duì)主存的控制信號(hào)有兩個(gè)：讀信號(hào)RD-控制對(duì)主存的讀操作寫信號(hào)WR

19、-控制對(duì)主存的寫操作2.運(yùn)算部件：控制ALU運(yùn)算的控制信號(hào)有：B加(減)1A減1A加1求反求負(fù)B1A-1A+1NEGCOM異或與減-加+XORORANDSUBADD3.總線與數(shù)據(jù)通路結(jié)構(gòu)：(1)ALU總線CPU內(nèi)部采用單總線結(jié)構(gòu),即設(shè)置一組由16根雙向數(shù)據(jù)傳送組成的ALU總線(CPU內(nèi)總線),ALU和所有的寄存器通過這組公共總線連接起來.在單總線結(jié)構(gòu)中,CPU的任何兩個(gè)部件間的數(shù)據(jù)傳送都必須通過這組總線,控制較簡單,但傳送速度受到限制.(2)系統(tǒng)總線：16根地址總線,16根數(shù)據(jù)總線,以及控制總線.CPU主存接口接口I/O設(shè)備I/O設(shè)備常見計(jì)算機(jī)硬件系統(tǒng)結(jié)構(gòu)總線地址總線數(shù)據(jù)總線控制總線CPU通過

20、MAR向地址總線提供訪問主存單元或I/O接口的地址CPU通過MDR向數(shù)據(jù)總線發(fā)送或接收數(shù)據(jù),以完成與主存單元或I/O接口之間的數(shù)據(jù)傳送.CPU通過控制總線向主存或I/O設(shè)備發(fā)出(或接收)有關(guān)控制信號(hào).4.控制器及微命令的基本形式：(1)微命令的基本形式微操作命令：是最基本的控制信號(hào),是指直接作用于部件或控制門電路的控制信號(hào),簡稱微命令.微命令的兩種形式：電位型微命令：見教材P81頁脈沖型微命令：各寄存器均采用同步打入脈沖將ALU總線上的數(shù)據(jù)打入其中.其種類有：CPR0,CPR1,CPPC,CPIR,CPSP,CPMAR,CPMDR等.(2)控制器控制器：基本功能就是執(zhí)行指令,即根據(jù)指令產(chǎn)生控制

21、信號(hào)序列以命令相應(yīng)部件分步完成指定的操作.傳統(tǒng)控制器的主要部件包括：指令寄存器IR,指令譯碼器,程序計(jì)數(shù)器PC,狀態(tài)字寄存器PSW,時(shí)序系統(tǒng)和微操作信號(hào)發(fā)生器.計(jì)算機(jī)的組成框圖：輸入設(shè)備運(yùn)算器輸出設(shè)備控制器存貯器控制信號(hào)數(shù)據(jù)信號(hào)數(shù)據(jù)程序結(jié)果輸入命令操作命令存取數(shù)據(jù)輸出命令存取命令指令CPU計(jì)算機(jī)的基本工作原理-馮諾依曼原理3.3.2數(shù)據(jù)傳送1.寄存器之間的數(shù)據(jù)傳送：直接通過ALU總線傳送數(shù)據(jù),具體傳送由輸出門和打入脈沖控制.2.主存數(shù)據(jù)傳送到CPU：通過系統(tǒng)總線傳送數(shù)據(jù).3.CPU數(shù)據(jù)傳送到主存4.執(zhí)行算術(shù)或邏輯操作見教材P82頁3.4時(shí)序控制方式計(jì)算機(jī)中的一條指令的執(zhí)行過程需要分成讀取指令,

22、讀取操作數(shù),運(yùn)算,存放結(jié)果等步驟.每一步操作則是由控制器產(chǎn)生相應(yīng)的一些控制信號(hào)實(shí)現(xiàn)的,每條指令都可分解為一個(gè)控制信號(hào)序列.指令的執(zhí)行過程就是依次執(zhí)行一個(gè)確定的控制信號(hào)序列的過程.時(shí)序控制方式就是指微操作與時(shí)序信號(hào)之間采取保種關(guān)系,它不僅直接決定時(shí)序信號(hào)的產(chǎn)生,也影響到控制器及其它部件的組成,以及指令的執(zhí)行速度.3.4.1指令執(zhí)行過程1.指令的分段執(zhí)行過程(1)取指令(2)分析指令(3)執(zhí)行指令取操作數(shù)執(zhí)行操作形成下條指令地址2.指令之間的銜接方式：能有效提高設(shè)備利用率和運(yùn)算速度,但若程序需要轉(zhuǎn)移,預(yù)取下條指令失敗.是在對(duì)現(xiàn)行指令系統(tǒng)運(yùn)算操作時(shí)提前從主存取出下條指令,而不必等當(dāng)前指令全部執(zhí)行完.

23、并行的重疊處理方式這種方式控制簡單,但在時(shí)間上不能充分利用部件.是指在一條指令執(zhí)行完畢后才開始取下條指令串行的順序安排方式特點(diǎn)定義名稱3.4.2時(shí)序控制方式時(shí)序控制方式就是指微操作與時(shí)序信號(hào)之間采取保種關(guān)系,它不僅直接決定時(shí)序信號(hào)的產(chǎn)生,也影響到控制器及其它部件的組成,以及指令的執(zhí)行速度.本節(jié)介紹：同步控制方式同步控制方式的多級(jí)時(shí)序系統(tǒng)1.同步控制方式：定義：指各項(xiàng)操作由統(tǒng)一的時(shí)序信號(hào)進(jìn)行同步控制,這就意味著各個(gè)微操作必須在規(guī)定時(shí)間內(nèi)完成,到達(dá)規(guī)定時(shí)間就自動(dòng)執(zhí)行后繼的微操作.基本特征：是將操作時(shí)間分為若干長度相同的時(shí)鐘周期(也稱節(jié)拍),要求在一個(gè)或幾個(gè)時(shí)鐘周期內(nèi)完成各個(gè)微操作.采用范圍：CPU內(nèi)部,CPU,主存,各I/O接口之間.優(yōu)點(diǎn)：時(shí)序關(guān)系簡單,結(jié)構(gòu)上易于集中,相應(yīng)的設(shè)計(jì)和實(shí)現(xiàn)較方便.缺點(diǎn)：對(duì)時(shí)間少的微操作,存在時(shí)間上的浪費(fèi)2.同步控制方式的多級(jí)時(shí)序系統(tǒng)：在CPU中為實(shí)現(xiàn)同步控制,必須設(shè)置一時(shí)序系統(tǒng),以產(chǎn)生統(tǒng)一的時(shí)序信號(hào)對(duì)各種操作進(jìn)行定時(shí)控制.(1)多時(shí)序概念：指在同步控制方式中,通常將時(shí)序信號(hào)劃分幾級(jí)(其中包括指令周期),稱為多級(jí)時(shí)序.在組合邏輯控制