IC測試基本原理

1、本系列一共四章，下面是第一部分，主要討論芯片開發(fā)和生產(chǎn)過程中的IC測試基本原理，內(nèi)容覆蓋了基本的測試原理，影響測試決策的基本因素以及IC測試中的常用術(shù)語。 第一章數(shù)字集成電路測試的基本原理 器件測試的主要目的是保證器件在惡劣的環(huán)境條件下能完全實現(xiàn)設(shè)計規(guī)格書所規(guī)定的功能及性能指標。用來完成這一功能的自動測試設(shè)備是由計算機控制的。因此，測試工程師必須對計算機科學(xué)編程和操作系統(tǒng)有詳細的認識。測試工程師必須清楚了解測試設(shè)備與器件之間的接口，懂得怎樣模擬器件將來的電操作環(huán)境，這樣器件被測試的條件類似于將來應(yīng)用的環(huán)境。 首先有一點必須明確的是，測試成本是一個很重要的因素，關(guān)鍵目的之一就是幫助降低器件的生產(chǎn)

2、成本。甚至在優(yōu)化的條件下，測試成本有時能占到器件總體成本的40%左右。良品率和測試時間必須達到一個平衡，以取得最好的成本效率。 第一節(jié)不同測試目標的考慮 依照器件開發(fā)和制造階段的不同，采用的工藝技術(shù)的不同，測試項目種類的不同以及待測器件的不同，測試技術(shù)可以分為很多種類。 器件開發(fā)階段的測試包括: 特征分析：保證設(shè)計的正確性，決定器件的性能參數(shù); 產(chǎn)品測試：確保器件的規(guī)格和功能正確的前提下減少測試時間提高成本效率 可靠性測試：保證器件能在規(guī)定的年限之內(nèi)能正確工作; 來料檢查：保證在系統(tǒng)生產(chǎn)過程中所有使用的器件都能滿足它本身規(guī)格書要求，并能正確工作。 制造階段的測試包括: 圓片測試：在圓片測試中，

3、要讓測試儀管腳與器件盡可能地靠近，保證電纜，測試儀和器件之間的阻抗匹配，以便于時序調(diào)整和矯正。因而探針卡的阻抗匹配和延時問題必須加以考慮。 封裝測試：器件插座和測試頭之間的電線引起的電感是芯片載體及封裝測試的一個首要的考慮因素。 特征分析測試，包括門臨界電壓、多域臨界電壓、旁路電容、金屬場臨界電壓、多層間電阻、金屬多點接觸電阻、擴散層電阻、接觸電阻以及FET寄生漏電等參數(shù)測試。 通常的工藝種類包括: TTL ECL CMOS NMOS Others 通常的測試項目種類: 功能測試：真值表，算法向量生成。 直流參數(shù)測試：開路/短路測試，輸出驅(qū)動電流測試，漏電電源測試，電源電流測試，轉(zhuǎn)換電平測試等

4、。 交流參數(shù)測試：傳輸延遲測試，建立保持時間測試，功能速度測試，存取時間測試，刷新/等待時間測試，上升/下降時間測試。 第二節(jié)直流參數(shù)測試 直流測試是基于歐姆定律的用來確定器件電參數(shù)的穩(wěn)態(tài)測試方法。比如，漏電流測試就是在輸入管腳施加電壓，這使輸入管腳與電源或地之間的電阻上有電流通過，然后測量其該管腳電流的測試。輸出驅(qū)動電流測試就是在輸出管腳上施加一定電流，然后測量該管腳與地或電源之間的電壓差。 通常的DC測試包括: 接觸測試（短路-開路）：這項測試保證測試接口與器件正常連接。接觸測試通過測量輸入輸出管腳上保護二極管的自然壓降來確定連接性。二級管上如果施加一個適當?shù)恼蚱秒娏?，二級管的壓降將?/p>

5、0.7V左右，因此接觸測試就可以由以下步驟來完成： 1.所有管腳設(shè)為0V， 2.待測管腳上施加正向偏置電流”I”， 3.測量由”I”引起的電壓， 4.如果該電壓小于0.1V，說明管腳短路， 5.如果電壓大于1.0V，說明該管腳開路， 6.如果電壓在0.1V和1.0V之間，說明該管腳正常連接。 漏電（IIL,IIH,IOZ）：理想條件下，可以認為輸入及三態(tài)輸出管腳和地之間是開路的。但實際情況，它們之間為高電阻狀態(tài)。它們之間的最大的電流就稱為漏電流，或分別稱為輸入漏電流和輸出三態(tài)漏電流。漏電流一般是由于器件內(nèi)部和輸入管腳之間的絕緣氧化膜在生產(chǎn)過程中太薄引起的，形成一種類似于短路的情形，導(dǎo)致電流通過

6、。 三態(tài)輸出漏電IOZ是當管腳狀態(tài)為輸出高阻狀態(tài)時，在輸出管腳使用VCC（VDD）或GND（VSS）驅(qū)動時測量得到的電流。三態(tài)輸出漏電流的測試和輸入漏電測試類似，不同的是待測器件必須被設(shè)置為三態(tài)輸出狀態(tài) 轉(zhuǎn)換電平(VIL，VIH)。轉(zhuǎn)換電平測量用來決定器件工作時VIL和VIH的實際值。(VIL是器件輸入管腳從高變換到低狀態(tài)時所需的最大電壓值，相反，VIH是輸入管腳從低變換到高的時候所需的最小電壓值)。這些參數(shù)通常是通過反復(fù)運行常用的功能測試，同時升高（VIL）或降低（VIH）輸入電壓值來決定的。那個導(dǎo)致功能測試失效的臨界電壓值就是轉(zhuǎn)換電平。這一參數(shù)加上保險量就是VIL或VIH規(guī)格。保險量代表了

7、器件的抗噪聲能力。 輸出驅(qū)動電流(VOL，VOH，IOL，IOH)。輸出驅(qū)動電流測試保證器件能在一定的電流負載下保持預(yù)定的輸出電平。VOL和VOH規(guī)格用來保證器件在器件允許的噪聲條件下所能驅(qū)動的多個器件輸入管腳的能力。 電源消耗（ICC，IDD，IEE）。該項測試決定器件的電源消耗規(guī)格，也就是電源管腳在規(guī)定的電壓條件下的最大電流消耗。電源消耗測試可分為靜態(tài)電源消耗測試和動態(tài)電源消耗測試。靜態(tài)電源消耗測試決定器件在空閑狀態(tài)下時最大的電源消耗，而動態(tài)電源消耗測試決定器件工作時的最大電源消耗。 第三節(jié)交流參數(shù)測試 交流參數(shù)測試測量器件晶體管轉(zhuǎn)換狀態(tài)時的時序關(guān)系。交流測試的目的是保證器件在正確的時間發(fā)

8、生狀態(tài)轉(zhuǎn)換。輸入端輸入指定的輸入邊沿，特定時間后在輸出端檢測預(yù)期的狀態(tài)轉(zhuǎn)換。 常用的交流測試有傳輸延遲測試，建立和保持時間測試，以及頻率測試等。 傳輸延遲測試是指在輸入端產(chǎn)生一個狀態(tài)（邊沿）轉(zhuǎn)換和導(dǎo)致相應(yīng)的輸出端的狀態(tài)（邊沿）轉(zhuǎn)換之間的延遲時間。該時間從輸入端的某一特定電壓開始到輸出端的某一特定電壓結(jié)束。一些更嚴格的時序測試還會包括以下的這些項目： 三態(tài)轉(zhuǎn)換時間測試- TLZ，THZ:從輸出使能關(guān)閉到輸出三態(tài)完成的轉(zhuǎn)換時間。 TZL，TZH:從輸出使能開始到輸出有效數(shù)據(jù)的轉(zhuǎn)換時間。 存儲器讀取時間 從內(nèi)存單元讀取數(shù)據(jù)所需的時間。測試讀取時間的步驟一般如下所示： 1.往單元A寫入數(shù)據(jù)0， 2.往

9、單元B寫入數(shù)據(jù)1， 3.保持READ為使能狀態(tài)并讀取單元A的值， 4.地址轉(zhuǎn)換到單元B， 5.轉(zhuǎn)換時間就是從地址轉(zhuǎn)換開始到數(shù)據(jù)變換之間的時間。 第三章 芯片基礎(chǔ) 基于DSP的測試技術(shù) 利用基于數(shù)字信號處理( DSP)的測試技術(shù)來測試混合信號芯片與傳統(tǒng)的測試技術(shù)相比有許多優(yōu)勢。這些優(yōu)勢包括： 由于能并行地進行參數(shù)測試，所以能減少測試時間； 由于能把各個頻率的信號分量區(qū)分開來(也就是能把噪聲和失真從測試頻率或者其它頻率分量中分離出來)，所以能增加測試的精度和可重復(fù)性。 能使用很多數(shù)據(jù)處理函數(shù)，比如說求平均數(shù)等，這對混合信號測試非常有用 采樣和重建 采樣用于把信號從連續(xù)信號(模擬信號)轉(zhuǎn)換到離散信號

10、(數(shù)字信號)，重建用于實現(xiàn)相反的過程。自動測試設(shè)備(ATE)依靠采樣和重建給待測芯片( DUT)施加激勵信號并測量它們的響應(yīng)。測試中包含了數(shù)學(xué)上的和物理上的采樣和重建。圖1中說明了在測試一個音頻接口芯片時用到的各種采樣和重建方法。 純數(shù)學(xué)理論上，如果滿足某些條件，連續(xù)信號在采樣之后可以通過重建完全恢復(fù)到原始信號，而沒有任何信號本質(zhì)上的損失。不幸的是，現(xiàn)實世界中總不能如此完美，實際的連續(xù)信號和離散信號之間的轉(zhuǎn)換總會有信號的損失。 我們周圍物理世界上的許多信號，比如說聲波、光束、溫度、壓力在自然界都是模擬的信號?，F(xiàn)今基于信號處理的電子系統(tǒng)都必須先把這些模擬信號轉(zhuǎn)換為能與數(shù)字存儲，數(shù)字傳輸和數(shù)學(xué)處理

11、兼容的離散數(shù)字信號。接下來可以把這些離散數(shù)字信號存儲在計算機陣列之中用數(shù)字信號處理函數(shù)進行必要的數(shù)學(xué)處理。 采樣和重建在混合信號測試中的應(yīng)用 重建是采樣的反過程。此過程中，被采樣的波形(脈沖數(shù)字信號)通過一個數(shù)模轉(zhuǎn)換器( DAC)和反鏡象濾波器一樣的硬件電路轉(zhuǎn)換為連續(xù)信號波形。重建會在各個采樣點之間填補上丟失的波形。DAC和濾波器的組合就是一個重建的過程，可以用圖2所示的沖擊響應(yīng)p(t)來表示。 由一個數(shù)據(jù)序列重建連續(xù)時間波形 混合信號測試介紹 最常見的混合信號芯片有：模擬開關(guān)，它的晶體管電阻隨著數(shù)字信號變化；可編程增益放大器(PGAs)，能用數(shù)字信號調(diào)節(jié)輸入信號的放大倍數(shù)；數(shù)模轉(zhuǎn)換電路(D/

12、As or DACs)；模數(shù)轉(zhuǎn)換電路(A/Ds or ADCs)；鎖相環(huán)電路( PLLs)，常用于生成高頻基準時鐘或者從異步數(shù)據(jù)流中恢復(fù)同步時鐘。 終端應(yīng)用和考慮 許多的應(yīng)用，比如說移動電話，硬盤驅(qū)動器，調(diào)制解調(diào)器， 馬達控制器以及多媒體音頻/視頻產(chǎn)品等，都使用了放大器，濾波器，開關(guān)，數(shù)模/模數(shù)轉(zhuǎn)換以及其它專用模擬和數(shù)字電路等多種混合信號電路。盡管測試器件內(nèi)部每個獨立電路非常重要，同樣系統(tǒng)級的測試也非常重要。系統(tǒng)級測試保證電路在整體上能滿足終端應(yīng)用的要求。為了測試大規(guī)模的混合信號電路，我們必須對該電路的終端應(yīng)用有基本的了解。圖3所示是數(shù)字移動電話的模塊圖，此系統(tǒng)擁有許多復(fù)雜的混合信號部件，是混

13、合信號應(yīng)用很好的一個例子。 復(fù)雜混合信號應(yīng)用的簡單模塊圖：數(shù)字移動電話系統(tǒng)基本的混合信號測試 直流參數(shù)測試 接觸性測試(短路開路測試)用于保證測試儀到芯片接口板的所有電性連接正常。 漏電流測試是指測試模擬或數(shù)字芯片高阻輸入管腳電流，或者是把輸出管腳設(shè)置為高阻狀態(tài)，再測量輸出管腳上的電流。盡管芯片不同，漏電流大小會不同，但在通常情況下，漏電流應(yīng)該小于1uA。漏電流主要用于檢測以下幾種缺陷：芯片內(nèi)部不同層之間的短路或者漏電，DC偏差或者其他參數(shù)偏移等。這些缺陷最終會導(dǎo)致芯片不能正常工作。過大的漏電流也會引起器件的早期失效使終端系統(tǒng)故障。 通常會進行兩次漏電流測試，第一次是給待測管腳施加高電壓(和電

14、源電壓相近的電壓)， 另一次是給待測管腳施加接近零電壓(或芯片負電源電壓)。 這兩種測試分別稱作高電平漏電流測試(IIH)和低電平漏電流測試(IIL)。 電源電流測試 測試芯片每個電源管腳消耗的電流是發(fā)現(xiàn)芯片是否存在災(zāi)難性缺陷的最快方法之一。每個電源管腳被設(shè)置為預(yù)定的電壓，接下來用自動測試設(shè)備的測量單元測量這些電源管腳上的電流。這些測試一般在測試程序的開始時進行，以快速有效地選出那些完全失效的芯片。電源測試也用于保證芯片的功耗能滿足終端應(yīng)用的要求。 DAC和ADC測試規(guī)格 DAC和 ADC芯片必須執(zhí)行一些特定的靜態(tài)和動態(tài)參數(shù)檢測。下一面一一介紹這些指標： DAC靜態(tài)參數(shù)指標 分辨率(Resol

15、ution)是指DAC輸出端所能變化的最小值。 滿量程范圍(FSR), 是指DAC輸出信號幅度的最大范圍，不同的DAC有不同的滿量程范圍。該范圍可以是正和/或負電流，正和/或負電壓。 最小有效位(LSB)大小是指輸入代碼變化最小數(shù)值時輸出端模擬量的變化。 差分非線性度(DNL)用于測量小信號非線性誤差。計算方法：本輸入代碼和其前一輸入代碼之間模擬量的變化減去1個最小有效位(LSB)大小。 單調(diào)性是指如果增加輸入代碼其輸出模擬量也會保持相應(yīng)的增加或反之的特性。該特性對使用在反饋環(huán)電路之中的DAC非常重要，它能保證反饋環(huán)不會被死鎖在兩個輸入代碼之間。 整體非線性度(INL)是指對一個輸入代碼所有非

16、線性度的累計。這一參數(shù)可以通過測量該代碼相應(yīng)的輸出模擬量與起終點間直線之間的偏差來完成。 偏差(offset)是指DAC的輸入代碼為0時DAC輸出模擬量與理想輸出的偏差。 增益誤差(gain error)是指DAC的輸入代碼為最大時DAC實際輸出模擬量與理想輸出的偏差。 精度(accuracy)是指DAC的輸出與理想情況的偏差，包括了所有以上的這些錯誤，有時用百分比來表示。一般情況不直接測量該參數(shù)，通過靜態(tài)錯誤的計算而得出其結(jié)果。 ADC靜態(tài)參數(shù)規(guī)格 滿量程范圍(FSR)的定義與DAC的一樣。 偏差(offset error)是指保證輸出代碼為0時的理想輸入模擬量與實際輸入模擬量的偏差。計算方

17、法：輸出第一個代碼發(fā)生變化時ADC的實際輸入模擬值減去1/2個最小有效位(LSB)大小再減去理想的0代碼輸入模擬值。 ADC的增益誤差(gain error)是指滿量程輸入時輸出代碼的誤差。計算方法：滿量程輸出代碼加上1 1/2最小有效位(LSB)時輸入值與滿量程輸出代碼時輸入之間的差值，再加上偏差(offset error)。 最小有效位(LSB)大小是通過測量最小的和最大的轉(zhuǎn)換點后計算得到的。理想情況下，模擬輸入變化一個LSB值，將引起輸出端變化一個代碼。差分非線性度(DNL)用于測量小信號非線性誤差。計算方法：兩個轉(zhuǎn)換點之間的模擬輸入量之差減去一個最小有效位(LSB)值。 無丟碼(no

18、missing code)是指該ADC在實際情況下能產(chǎn)生多少位輸出。一個14位的ADC可能被說明為”無丟碼位數(shù)為12(no missing codes to 12 bits)”，這就表明此ADC在輸入變化時，其輸出端的低兩位代碼不會發(fā)生變化，而只是其它的高12位代碼能發(fā)生變化。 整體非線性度(INL)是指一個指定代碼中點實際輸入和理想傳輸函數(shù)線上輸入之間的偏差。 ADC的測量精度概念與DAC的相似。 DAC動態(tài)參數(shù)指標 信噪比( SNR)是通過給DAC施加一個滿量程的正弦波數(shù)字代碼再分析其輸出波形頻率特性而得到的。DAC的輸出經(jīng)過濾波濾除基波分量以及所有諧波分量后剩下部分就是噪聲。SNR就是基

19、波分量與所有噪聲分量之和的比值。 信號與噪聲諧波比(SNDR或SINAD)跟SNR的計算方法一樣，只是諧波分量也計算在噪聲內(nèi)。 全諧波失真(THD)和SINAD相似，但它只包含諧波分量不包括噪聲。在這個比值計算中，基波分量是分母而不是分子。DAC的輸入為一個正弦波的數(shù)字代碼；其輸出是階梯狀的正弦波輸出，需要通過一個濾波器進行平滑處理。經(jīng)濾波后的輸出波形再在頻域進行分析，尋找與基波頻率相關(guān)的諧波分量。 互調(diào)失真(IM)用于由兩種頻率互調(diào)而產(chǎn)生的非諧波分量的失真。這種失真是由待測芯片的非線性度而引起的。測試該參數(shù)時：先給待測DAC輸入兩個頻率分量的波形數(shù)字代碼，再計算輸出波形中的兩個頻率之和及之差

20、信號分量。 最大轉(zhuǎn)換速率(maximum conversion rates)是芯片規(guī)格書指標之一。當DAC的輸入變化時，其輸出端需要一段時間才能得到穩(wěn)定的相應(yīng)輸出值。最長的穩(wěn)定時間就是最大轉(zhuǎn)換速率。 建立時間(settling)是指輸出值達到并穩(wěn)定在預(yù)定值的+-1/2LSB范圍或某些別的規(guī)定范圍之內(nèi)所需的時間。 ADC動態(tài)參數(shù)指標 信噪比(SNR)的概念與運算放大器的概念一樣。和THD測量類似，給ADC輸入端加一個純正弦波，通過ADC芯片的采樣之后，輸出一組數(shù)字代碼。再用數(shù)字信號處理算法提取其中的SNR信息。SNR的單位是dB。 總諧波失真(THD)的概念與運算放大器的概念一樣，但他們的方法不

21、一樣。給ADC輸入一個純正弦波，輸出是一組由正弦波采樣而來的數(shù)字代碼，我們再把這些代碼與理想正弦波特性進行比較。使用數(shù)字信號處理算法提取其中的總諧波失真信息。單位是dB。 信號與噪聲諧波比( SNDR或SINAD)是基波分量與噪聲及諧波失真分量總和的比值，單位是dB。 互調(diào)失真(IM)用于測試由兩種頻率互調(diào)而產(chǎn)生的非諧波分量的失真。這種失真是由待測芯片的非線性度而引起的。測試該參數(shù)時：先給待測ADC輸入兩個頻率分量模擬波形，再計算輸出數(shù)字代碼中的兩個頻率之和及之差信號分量。 動態(tài)范圍(Dynam range)是指ADC輸入信號幅度的最大值與最小值的比值，單位是dB. 理想ADC的動態(tài)范圍是20

22、log(2bits-1)。 無雜波動態(tài)范圍( SFDR)是指基波或載玻分量與其它非基波和載波的最大雜波的頻率分量(可以是諧波或失真波)的比值，單位是dB。 到此為止，我們討論了相對簡單的存儲器和邏輯芯片的測試技術(shù)，也介紹了復(fù)雜芯片的特殊測試要求。在接下來的最后一章，我們將介紹射頻/無線芯片的測試。 第二章芯片測試原理討論在芯片開發(fā)和生產(chǎn)過程中芯片測試的基本原理，一共分為四章，下面將要介紹的是第二章。我們在第一章介紹了芯片的基本測試原理，描述了影響芯片測試方案選擇的基本因素，定義了芯片測試過程中的常用術(shù)語。本文將討論怎么把這些原理應(yīng)用到存儲器和邏輯芯片的測試上。接下來的第三章將介紹混合信號芯片的

23、測試，第四章會介紹射頻/無線芯片的測試。 存儲器和邏輯芯片的測試 存儲器芯片測試介紹 存儲器芯片是在特定條件下用來存儲數(shù)字信息的芯片。存儲的信息可以是操作代碼，數(shù)據(jù)文件或者是二者的結(jié)合等。根據(jù)特性的不同，存儲器可以分為以下幾類，如表1所示： 存儲器的種類與特性 存儲器術(shù)語的定義 在討論存儲器芯片測試之前，有必要先定義一些相關(guān)的術(shù)語。 寫入恢復(fù)時間(Write Recovery Time):一個存儲單元在寫入操作之后和正確讀取之前中間必須等待的時間。 保持時間(Hold Time):輸入數(shù)據(jù)電平在鎖存時鐘之后必須保持的時間間隔。 Pause Test:存儲器內(nèi)容保持時間的測試。 刷新時間(Ref

24、resh Time):存儲器刷新的最大時間間隔。 建立時間(Setup Time):輸入數(shù)據(jù)電平在鎖存時鐘之前必須穩(wěn)定保持的時間間隔。 上升和下降時間(Rise and Fall Times)：功能速度測試是通過重復(fù)地進行功能測試，同時改變芯片測試的周期或頻率來完成的。測試的周期通常使用二進制搜索的辦法來進行改變。這些測試能夠測出芯片的最快運行速度。 寫入恢復(fù)(Write Recovery):一個存儲單元在寫入操作之后和下一個存儲單元能正確讀取之前中間必須等待的時間。 讀取時間(Access time):通常是指在讀使能，片選信號或地址改變到輸出端輸出新數(shù)據(jù)的所需的最小時間。讀取時間取決于存儲

25、器讀取時的流程。 存儲器芯片測試中的功能測試 存儲器芯片必須經(jīng)過許多必要的測試以保證其功能正確。這些測試主要用來確保芯片不包含一下類型的錯誤： 存儲單元短路：存儲單元與電源或者地段路 存儲單元開路：存儲單元在寫入時狀態(tài)不能改變相鄰單元短路：根據(jù)不同的短路狀態(tài)，相鄰的單元會被寫入相同或相反的數(shù)據(jù)地址 開路或短路：這種錯誤引起一個存儲單元對應(yīng)多個地址或者多個地址對應(yīng)一個存儲單元。這種錯誤不容易被檢測，因為我們一次只能檢查輸入地址所對應(yīng)的輸出響應(yīng)，很難確定是哪一個物理地址被真正讀取。 存儲單元干擾：它是指在寫入或者讀取一個存儲單元的時候可能會引起它周圍或者相鄰的存儲單元狀態(tài)的改變,也就是狀態(tài)被干擾了

26、。 存儲器芯片測試時用于錯誤檢測的測試向量 測試向量是施加給存儲器芯片的一系列的功能，即不同的讀和寫等的功能組合。它主要用于測試芯片的功能錯誤。常用的存儲器測試向量如下所示，分別介紹一下他們的執(zhí)行方式以及測試目的. 全”0”和全”1”向量: 4n行向量 執(zhí)行方式：對所有單元寫”1”再讀取驗證所有單元。對所有單元寫”0”再讀取驗證所有單元。 目的：檢查存儲單元短路或者開路錯誤。也能檢查相鄰單元短路的問題。 棋盤格(Checkerboard)向量：4n行向量 執(zhí)行方式：先運行0-1棋盤格向量，也就是第一個單元寫1，第二個單元寫0，第三個單元再寫1，依此類推，直到最后一個單元，接下來再讀取并驗證所有

27、單元。再運行一個1-0棋盤格向量，就是對所有單元寫入跟0-1棋盤格完全相反的數(shù)據(jù)，再讀取并驗證所有單元。 目的：這是功能測試，地址解碼和單元干擾的一個最基本最簡單的測試向量。它還能檢查連續(xù)地址錯誤或者干擾錯誤，也通常用它作為時間測量時的向量。 Patterns Marching向量：5n行向量 執(zhí)行方式：先對所有單元寫0.讀取第一個單元，再對第一個單元寫1。再讀取第二個單元，再對第二個單元寫1，依此類推，直到最后一個單元。最后再重復(fù)上述操作，只是寫入數(shù)據(jù)相反。 目的：這是功能測試，地址解碼和單元干擾的一個最基本最簡單的測試向量。它還能檢查連續(xù)地址錯誤或者干擾錯誤，也通常用它作為時間測量時的向量

28、。 Walking向量:2n2 行向量 執(zhí)行方式：先對所有單元寫0,再讀取所有單元。接下來對第一個單元寫1，讀取所有單元，讀完之后把第一個單元寫回0。再對第二個單元寫1，讀取所有單元，讀完之后把第二個單元寫回0。依次類推，重復(fù)到最后一個單元。等上述操作完成之后，再重復(fù)上述操作，只不過寫入的數(shù)據(jù)相反。 目的：檢查所有的地址解碼錯誤。它的缺點是它的運行時間太長。假設(shè)讀寫周期為500ns，對一個4K的RAM進行wakling向量測試就需要16秒的測試時間。如果知道存儲器的結(jié)構(gòu)，我們可以只進行行或者列的walking以減少測試時間。 Galloping寫入恢復(fù)向量：122n行向量 執(zhí)行方式：對所有單元

29、寫0。再對第一個單元寫1（基本單元），讀取第二個單元, 然后返回來讀取第一個單元。再對第二個單元寫0，讀第二個單元。接下來再在其它所有單元和基本單元之間重復(fù)這個操作。等第一個單元作為基本單元的操作完成之后，再把第二個單元作為基本單元，再作同樣的操作。依此類推，直到所有單元都被當過基本單元。最后，再重復(fù)上述過程，但寫入數(shù)據(jù)相反。 目的：這是功能測試，地址解碼測試和干擾測試一個極好的向量。如果選擇適當?shù)臅r序，它還可以很好地用于寫入恢復(fù)測試。同時它也能很好地用于讀取時間測試。 其他的測試向量都類似于以上這些向量，都基于相同的核心理念。 動態(tài)隨機讀取存儲器(DRAM) 動態(tài)隨機讀取存儲器(DRAM)的

30、測試有以下的一些特殊要求： 1.行地址和列地址在相同的地址線上輸入（行列地址復(fù)用）。他們分別通過RAS和CAS信號來鎖存。 2.需要在固定的時間間隔內(nèi)對芯片進行刷新。 3.DRAM能夠進行頁操作。因此需要保持行地址不變而改變列地址（或者相反）。邏輯測試介紹 邏輯芯片功能測試用于保證被測器件能夠正確完成其預(yù)期的功能。為了達到這個目的，必須先創(chuàng)建測試向量或者真值表，才能進檢測代測器件的錯誤。一個真值表檢測錯誤的能力有一個統(tǒng)一的標準，被稱作故障覆蓋率。測試向量與測試時序結(jié)合在一起組成了邏輯功能測試的核心。 測試向量 測試向量也稱作測試圖形或者真值表由輸入和輸出狀態(tài)組成，代表被測器件的邏輯功能。輸入和

31、輸出狀態(tài)是由字符來表示的，通常1/0用來表示輸入狀態(tài)，L/H/Z用來表示輸出狀態(tài)，X用來表示沒有輸入也不比較輸出的狀態(tài)。事實上可以用任何一套字符來表示真值表，只要測試系統(tǒng)能夠正確解釋和執(zhí)行每個字符相應(yīng)的功能。 測試向量是存儲在向量存儲器里面的，每行單獨的向量代表一個單一測試周期的“原始“數(shù)據(jù)。從向量存儲器里輸入的數(shù)據(jù)與時序，波形格式以及電壓數(shù)據(jù)結(jié)合在一起，通過pin electronic電路施加給待測器件。待測器件的輸出通過pin electronic上的比較電路在適當?shù)牟蓸訒r間與存儲在向量存儲器里的數(shù)據(jù)進行比較。這種測試被稱作存儲響應(yīng)。 除了待測器件的輸入輸出數(shù)據(jù)，測試向量還可能包含測試系統(tǒng)

32、的一些運作指令。比如說，要包含時序信息等，因為時序或者波形格式等可能需要在周期之間實時切換。輸入驅(qū)動器可能需要被打開或者關(guān)閉，輸出比較器也可能需要選擇性地在周期之間開關(guān)。許多測試系統(tǒng)還支持像跳轉(zhuǎn)，循環(huán)，向量重復(fù)，子程序等微操作指令。不同的測試儀，其測試儀指令的表示方式可能會不一樣，這也是當把測試程序從一個測試平臺轉(zhuǎn)移到另一個測試平臺時需要做向量轉(zhuǎn)換的原因之一。 比較復(fù)雜的芯片，其測試向量一般是由芯片設(shè)計過程中的仿真數(shù)據(jù)提取而來。仿真數(shù)據(jù)需要重新整理以滿足目標測試系統(tǒng)的格式，同時還需要做一些處理以保證正確的運行。通常來說測試向量并不是由上百萬行的獨立向量簡單構(gòu)成的。測試向量或者仿真數(shù)據(jù)可以由設(shè)計

33、工程師，測試工程師或者驗證工程師來完成，但是要保證成功的向量生成，都必須對芯片本身和測試系統(tǒng)有非常全面地了解。 測試資源的消耗 當開發(fā)一個功能測試時，待測器件各方面的性能與功能都要考慮到。以下這些參數(shù)都要仔細地進行測試或設(shè)置： VDD Min/Max (待測器件電源電壓) VIL/VIH (輸入電壓) VOL/VOH (輸出電壓) IOL/IOH (輸出電流負載) VREF (IOL/IOH轉(zhuǎn)換電平) 測試頻率(測試使用的周期) 輸入信號時序(時鐘/建立時間/保持時間/控制) 輸入信號波形格式 輸出時序(在周期內(nèi)何時對輸出進行采樣) 向量順序(向量文件內(nèi)的start/stop位置) 上述的這些

34、資源說明了功能測試會占用測試系統(tǒng)的大部分資源。功能測試主要由兩大塊組成，一是測試向量文件，另外一塊是包含測試指令的主測試程序。測試向量代表了測試待測器件所需的輸入輸出邏輯狀態(tài)。主測試程序包含了保證測試儀硬件能產(chǎn)生必要的電壓，波形和時序等所必需的信息。（如圖所示） 功能測試 當功能測試執(zhí)行的時候，測試系統(tǒng)把輸入波形施加給待測器件，并一個周期一個周期，一個管腳一個管腳地監(jiān)控輸出數(shù)據(jù)。如果有任何的輸出數(shù)據(jù)不符合預(yù)期的邏輯狀態(tài)，電壓或者時序，該測試結(jié)果被記錄為錯誤。 到現(xiàn)在我們討論了相對簡單的存儲器和數(shù)字芯片測試的基本測試技術(shù)。在此文接下來的兩章里，我們將討論測試更為復(fù)雜的混合信號和射頻/無線芯片的獨

35、特要求。1 引言 本系列一共四章，下面是第一部分，主要討論芯片開發(fā)和生產(chǎn)過程中的IC測試基本原理，內(nèi)容覆蓋了基本的測試原理，影響測試決策的基本因素以及IC測試中的常用術(shù)語。 2 數(shù)字集成電路測試的基本原理 器件測試的主要目的是保證器件在惡劣的環(huán)境條件下能完全實現(xiàn)設(shè)計規(guī)格書所規(guī)定的功能及性能指標。用來完成這一功能的自動測試設(shè)備是由計算機控制的，因此，測試工程師必須對計算機科學(xué)編程和操作系統(tǒng)有詳細的認識，測試工程師必須清晰了解測試設(shè)備與器件之間的接口，懂得怎樣模擬器件將來的電操作環(huán)境，這樣器件被測試的條件類似于將來的應(yīng)用環(huán)境。首先有一點必須明顯的是，測試成本是一個很重要的因素，關(guān)鍵目的之一就是幫助

36、降低器件的生產(chǎn)成本，甚至在優(yōu)化的條件下，測試成本有時能占到器件總體成本的40左右，良品率和測試時間必須達到一個平衡，以取得最好的成本效率。 2.1 不同測試目標的考慮 依照器件開發(fā)和制造階段的不同，采用的工藝技術(shù)的不同，測試項目種類的不同以及待測器件的不同，測試技術(shù)可以分為很多種類。 器件開發(fā)階段的測試包括：特征分析：保證設(shè)計的正確性，決定器件的性能參數(shù)； 產(chǎn)品測試：確保器件的規(guī)格和功能正確的前提下減少測試時間提高成本效率； 可靠性測試：保證器件能在規(guī)定的年限之內(nèi)正確工作； 來料檢查：保證在系統(tǒng)生產(chǎn)過程中所有使用的器件都能滿足它本身規(guī)格書要求，并能正確工作。 制造階段的測試包括： 圓片測試：在

37、圓片測試中，要讓測試衣管腳與器件盡可能地靠近，保證電纜，測試衣和器件之間的阻抗匹配，以便于時序調(diào)整和矯正。因而探針卡的阻抗匹配和延時問題必須加以考慮。封裝測試：器件插座和測試頭之間的電線引起的電感是芯片載體及封裝測試的一個首要的考慮因素。 特征分析測試，包括門臨界電壓、多域臨界電壓、旁路電容、金屬場臨界電壓、多層間電阻，金屬多點接觸電阻、擴散層電阻，接觸電阻以及FET寄生漏電等參數(shù)測試。通常的工藝種類包括： TTL、ECL、CMOS、NMOS、Others 通常的測試項目種類： 功能測試：真值表、算法向量生成 直流參數(shù)測試：開路/短路測試，輸出驅(qū)動電流測試、漏電電源測試、電源電流測試、轉(zhuǎn)換電平

38、測試等。 交流參數(shù)測試：傳輸延遲測試，建立保持時間測試、功能速度測試、存取時間測試、刷新/等待時間測試，上升/下降時間測試。2.2 直流參數(shù)測試 直流測試是基于歐姆定律的用來確定器件電參數(shù)的穩(wěn)態(tài)測試方法。比如，漏電流測試就是在輸入管腳施加電壓，這使輸入管腳與電源或地之間的電阻上有電流通過，然后測量其該管腳電流的測試，輸出驅(qū)動電流測試就是在輸出管腳上施加一定電流，然后測量該管腳與地或電源之間的電壓差。 通常的DC測試包括： 接觸測試（短路開路）：這項測試保證測試接口與器件正常連接，接觸測試通過測量輸入輸出管腳上保護二極管的自然壓降來確定連接性。二極管上如果施加一個適當?shù)恼蚱秒娏鳎O管的壓降將是0.7V左右，因此接觸測試就可以由以下步驟來完成： （1）所有管腳設(shè)為0V， （2）待測管腳上施加正向偏置電流I， （3）測量I引起的電壓， （4）如果該電壓小于0.1V，說明管腳短路， （5）如果電壓大于1.0V，說明該管腳開路， （6）如果電壓在0.1V到1.0V之間，說明該管腳正常連接。 漏電（IIL，IIH，IOZ）：理想條件下，可以認為輸入及三態(tài)輸出管腳和地之間是開路的，但實際情況，它們之間為高電阻狀態(tài)，它們之間的最大的電流就稱為漏電流。或分別稱為輸入漏電流和輸出三態(tài)漏電流，漏電流一般是由于器件內(nèi)部和輸入管腳之間的絕緣氧化膜在生產(chǎn)過程中太薄引起的，形