數(shù)字電子線路測試題new

1、數(shù)字電子線路測試題 編號(hào)001一、填空題 : (每空1分，共10分) 1八進(jìn)制數(shù) (34.2 ) 8 的等值二進(jìn)制數(shù)為（ ） 2 ； 十進(jìn)制數(shù) 98 的 8421BCD 碼為（ ） 8421BCD 。 2 . TTL 與非門的多余輸入端懸空時(shí)，相當(dāng)于輸入（ ） 電平。 3 .圖1所示電路 中 的最簡邏輯表達(dá)式為 。 圖 14. 一個(gè) JK 觸發(fā)器有 個(gè)穩(wěn)態(tài)，它可存儲(chǔ)（） 位二進(jìn)制數(shù)。 5. 若將一個(gè)正弦波電壓信號(hào)轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用 （）電路。 6. 常用邏輯門電路的真值表如表1所示，則 F 1 、 F 2 、 F 3 分別屬于（）何種常用邏輯門。 表 1 A B F 1 F 2 F

2、 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 F 1 ；F 2 ；F 3 。 二、選擇題： (選擇一個(gè)正確答案填入括號(hào)內(nèi)，每題3分，共30分 ) 1、 在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：（ ） A、m 1 與m 3 B、m 4 與m 6 C、m 5 與m 13 D、m 2 與m 8 2、 L=AB+C 的對偶式為：（ ） A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ； 3、半加器和的輸出端與輸入端的邏輯關(guān)系是 （ ） A、 與非 B、或非 C、 與或非 D、異或 4、 TTL 集成電路 74LS

3、138 是 / 線譯碼器，譯碼器為輸出低電平有效，若輸入為 A 2 A 1 A 0 =101 時(shí)，輸出： 為（）。 A . 00100000 B. 11011111 C.11110111 D. 00000100 5、屬于組合邏輯電路的部件是（ ）。 A、編碼器 B、寄存器 C、觸發(fā)器 D、計(jì)數(shù)器 6存儲(chǔ)容量為8K8位的ROM存儲(chǔ)器，其地址線為（ ）條。 A、8 B、12 C、13 D、14 7、一個(gè)八位D/A轉(zhuǎn)換器的最小電壓增量為0.01V,當(dāng)輸入代碼為10010001時(shí)，輸出電壓為（ ）V。 A、1.28 B、1.54 C、1.45 D、1.56 8、T觸發(fā)器中，當(dāng)T=1時(shí)，觸發(fā)器實(shí)現(xiàn)（）功

4、能。 A、置1 B、置0 C、計(jì)數(shù) D、保持 9、指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（ ）。 A、JK觸發(fā)器 B、3/8線譯碼器 C、移位寄存器 D、十進(jìn)制計(jì)數(shù)器 10、只能按地址讀出信息，而不能寫入信息的存儲(chǔ)器為（ ）。 A、 RAM B、ROM C、 PROM D、EPROM 三、將下列函數(shù)化簡為最簡與或表達(dá)式（本題 10分） 1. （代數(shù)法） 2、 F 2 （ A,B,C,D）=m (0,1,2,4,5,9)+d (7,8,10,11,12,13)（卡諾圖法） 四、分析如圖 2所示電路，寫出其真值表和最簡表達(dá)式。（10分） （1） （2） 圖2五、試設(shè)計(jì)一個(gè)碼檢驗(yàn)電路，

5、當(dāng)輸入的四位二進(jìn)制數(shù) A、B、C、D為8421BCD碼時(shí)，輸出Y為1，否則Y為0。（要求寫出設(shè)計(jì)步驟并畫電路圖） （10分） 六、分析如圖3所示電路的功能，寫出驅(qū)動(dòng)方程、狀態(tài)方程，寫出狀態(tài)表或狀態(tài)轉(zhuǎn)換圖，說明電路的類型，并判別是同步還是異步電路？（10分） 圖3七、試說明如圖 4所示的用555 定時(shí)器構(gòu)成的電路功能，求出U T+ 、U T- 和U T ，并畫出其輸出波形。（10分） 圖 4八、如圖5所示的十進(jìn)制集成計(jì)數(shù)器； 的為低電平有效的異步復(fù)位端，試將計(jì)數(shù)器用復(fù)位法接成八進(jìn)制計(jì)數(shù)器，畫出電路的全狀態(tài)轉(zhuǎn)換圖。（ 10分） 圖5數(shù)字電子線路測試題參考答案 編號(hào)001一、填空題 : 11100.

6、01 , 10011000 高 AB 兩 ， 一 多諧振蕩器 同或 ， 與非門 ， 或門 二、選擇題： 1 D 2. B 3. D 4. B 5. A 6. C 7. C 8. C 9. C 10. B 三、 1. 2. 四、 1. 2. , , , 五、 六、同步六進(jìn)制計(jì)數(shù)器，狀態(tài)轉(zhuǎn)換圖見圖 1。 圖 1七、 , , ，波形如圖 2 所示 圖 2八、 八進(jìn)制計(jì)數(shù)器電路如圖 3所示。 圖3數(shù)字電子線路測試題 編號(hào)002一、填空題（40分，每空2分）1、二極管內(nèi)含PN結(jié)，PN結(jié)在導(dǎo)電性能上的最大特點(diǎn)是_.2TTL電路和CMOS電路相比較明顯的特點(diǎn)是，工作速度上_，功耗上_。3要表達(dá)一個(gè)邏輯函數(shù)通

7、常有_, _,_,_,_,等常見的方法。4組合邏輯電路中容易產(chǎn)生競爭冒險(xiǎn)，消除競爭冒險(xiǎn)的方法有_,_,_,。5在電容器電路中，電容器兩端的電壓最大的特點(diǎn)是_。6A/D轉(zhuǎn)換是將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，轉(zhuǎn)換過程有_,_,_。7函數(shù)Y=BC+AB的反演式為_對偶式是_。8三極管在適當(dāng)?shù)谋阒秒妷合掠蟹糯鬆顟B(tài)和_，_,_,等三種狀態(tài)。二計(jì)算題（10分）1.將下列各數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)（58）10=（ ）2 , （89）10=（ ）2（112）10=（ ）22.將下列各數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)（11011001）2=（ ）10， （1011011）2=（ ）10三化簡下列函數(shù)（15分）1. Y=AB+ABD+BC2.

8、 Y（A,B,C,D）=m(0,1,2,3,4,5,7,6)+d(8,9,12,13)3. Y=(AB+C)(A+B+C)+B四。設(shè)計(jì)分析題（35分）1. 分析下面電路的邏輯功。能要求寫出驅(qū)動(dòng)方程（3分）、狀態(tài)方程（3分）、填寫狀態(tài)轉(zhuǎn)換表（4分、）畫狀態(tài)轉(zhuǎn)換圖（2分）、功能總結(jié)（1分）2用D觸發(fā)器和門電路設(shè)計(jì)一個(gè)異步八進(jìn)制加法計(jì)數(shù)器（12分）要有具體解題過程。3.已知74LS163功能如下（10分）清零使能端CTPCTT置數(shù)LD功能說明清零使能端CTPCTT置數(shù)LD時(shí)鐘CP功能說明0*清零1*0置數(shù)111記數(shù)用置數(shù)法和清零法分別構(gòu)成九進(jìn)制計(jì)數(shù)器4將555集成電路構(gòu)成單穩(wěn)態(tài)觸發(fā)器并畫出兩個(gè)周期的

9、電容電壓波形出波形。（10分）（1. 地2.觸發(fā)輸入3.輸出4.直接復(fù)位5電壓控制端6.閾值輸入7.放電端8.電源） 8 476 3 2 1 5數(shù)字電子線路測試題答案 編號(hào)002一1.單向?qū)щ娦?.TTL電路比CMOS電路速度快，CMOS電路比TTL電路功耗小3.取樣，保持，量化，編碼4.函數(shù)表達(dá)式，邏輯電路圖，真值表，卡諾圖，波形圖5.增加乘積項(xiàng)，引入封鎖脈沖，輸出端接濾波電容二.圖略三.1.（110000）2，（1001111）2（1100110）22.（217）10 （91）10四1.Y=AB+C2.Y=+C3.Y=A+B+C五1（1）驅(qū)動(dòng)方程J0=K0=1，J1=Q K1=Q J2=Q

10、Q K2=Q(2)狀態(tài)方程Q= Q= Q+Q Q= QQ +Q (3)真值表QQQQQQ000001001010010011011100100101101000110111111000(4)狀態(tài)轉(zhuǎn)換圖110 111 000 001 010 011 100 101 000(5)功能說明 能自啟動(dòng)模6加法計(jì)數(shù)器2略3.略數(shù)字電子線路測試題 編號(hào)003一、填空題（30分每空2分）1二極管內(nèi)含PN結(jié)，PN結(jié)在導(dǎo)電性能上最大特點(diǎn)是_。2TTL電路和CMOS電路相比較明顯的特點(diǎn)是_,工作速度上_,功耗上_,3A/D轉(zhuǎn)換是將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，轉(zhuǎn)換過程有_,_,_,_。4要表達(dá)一個(gè)邏輯函數(shù)通常有_,_，

11、_,_，_,等五種常見的方法。5組合邏輯電路中容易產(chǎn)生競爭冒險(xiǎn)，消除競爭冒險(xiǎn)的方法有_,_,_三種方法。二.畫圖題（10分）1.畫出如圖所示理想二極管電路的輸出電壓波形（4分） ui 10V 0 t 0 t 0 t2.畫出如圖所示施密特電路的對應(yīng)輸出波形（6分） VT-VT+ ui ui 施密特 uo t uo三.計(jì)算題（10分）1.將下列各數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)（48）10=（ ）2 , （79）10=（ ）2（102）10=（ ）22.將下列各數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)（11011001）2=（ ）10， （1011011）2=（ ）10四化間下列函數(shù)（15分）1. Y=AB+ABD+C+BC2. Y（A

12、,B,C,D）=m(2,3,6,7,14,15,11,10)+d(0,1)3. Y=(A+B+C)(+)+C五設(shè)計(jì)分析題（35分）1 分析下面電路的邏輯功。能要求寫出驅(qū)動(dòng)方程（3分）、狀態(tài)方程（3分）、填寫狀態(tài)轉(zhuǎn)換表（4分、）畫狀態(tài)轉(zhuǎn)換圖（2分）、功能總結(jié)（1分） 1 J Q J Q J Q K K K CP 2.用JK觸發(fā)器和們電路設(shè)計(jì)一個(gè)七進(jìn)制加法計(jì)數(shù)器（12分）要求有具體解題過程。3.將555集成電路構(gòu)成單穩(wěn)態(tài)觸發(fā)器并畫出兩個(gè)周期的電容電壓波形出波形。（10分）（1.地2.觸發(fā)3.輸出4.直接復(fù)位5. 電壓控制端6.閾值輸入端7.放電端8.電源） 8 476 3 2 1 5數(shù)字電子線路測

13、試題答案 編號(hào)003一1.單向?qū)щ娦?.TTL電路比CMOS電路速度快，CMOS電路比TTL電路功耗小3.取樣，保持，量化，編碼4.函數(shù)表達(dá)式，邏輯電路圖，真值表，卡諾圖，波形圖5.增加乘積項(xiàng)，引入封鎖脈沖，輸出端接濾波電容二.圖略三.1.（110000）2，（1001111）2（1100110）22.（217）10 （91）10四1.Y=AB+C2.Y=+C3.Y=A+B+C五1（1）驅(qū)動(dòng)方程J0=K0=1，J1=Q K1=Q J2=QQ K2=Q(2)狀態(tài)方程Q= Q= Q+Q Q= QQ +Q (3)真值表QQQQQQ00000100101001001101110010010110100

14、0110111111000(4)狀態(tài)轉(zhuǎn)換圖110 111 000 001 010 011 100 101 000(5)功能說明 能自啟動(dòng)模6加法計(jì)數(shù)器2略3.略數(shù)字電子線路測試題 編號(hào)004一、填空：（20分）1、（1001101）2=（ ）10=（ ）8=（ ）16； （27）10=（ ）8421BCD。2、客觀事物的最基本的邏輯關(guān)系有_ 邏輯_ 邏輯和_邏輯三種。3、函數(shù)的反演式= ；函數(shù)的對偶式 = 。4、51個(gè)“1”連續(xù)進(jìn)行異或運(yùn)算，其結(jié)果是 。5、基本R-S觸發(fā)器的特征方程為_ ；約束條件是 。6、按照邏輯功能的不同特點(diǎn)，數(shù)字電路可分為_、_兩大類。7、J-K觸發(fā)器，當(dāng)J=K=0時(shí)，

15、觸發(fā)器處于_狀態(tài)；J=0、K=1時(shí)，觸發(fā)器狀態(tài)為_；K=0、J=1時(shí)，觸發(fā)器狀態(tài)為_；J=K=1時(shí)，觸發(fā)器狀態(tài)_。8、某中規(guī)模寄存器內(nèi)有3個(gè)觸發(fā)器，用它構(gòu)成的扭環(huán)型計(jì)數(shù)器模長為 ；構(gòu)成最長模計(jì)數(shù)器模長為 。二、化簡：（20分）1、用公式法化簡下列邏輯函數(shù)。 1)2) 2、用卡諾圖法化簡下列邏輯函數(shù)。 1)(0,2,3,4,8,10,11) 2)(0,1,4,9,12,)(2,3,6,10,11,14)三、設(shè)計(jì)一個(gè)三變量判偶電路，當(dāng)輸入變量A，B，C中有偶數(shù)個(gè)1時(shí)，其輸出為1；否則輸出為0。并用3/8線譯碼器(74LS138)和適當(dāng)門電路實(shí)現(xiàn)。（16分） 四、如下圖所示維持阻塞D觸發(fā)器，設(shè)初態(tài)為

16、0。根據(jù)CP脈沖及A輸入波形畫出Q波形。（8分） 五、用74LS161構(gòu)成六進(jìn)制計(jì)數(shù)器，用兩種方法實(shí)現(xiàn)，并畫出狀態(tài)圖。74LS161的功能表如下所示。（16分）六、試分析下圖的邏輯電路，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程、列出狀態(tài)轉(zhuǎn)換真值表、畫出狀態(tài)轉(zhuǎn)換圖，說明電路的邏輯功能。（20分）數(shù)字電子線路測試題答案 編號(hào)004一、填空：1、77，115，4D，00100111。2、與、或、非。3、，。4、1。5、，(或RS=0)。6、組合邏輯電路，時(shí)序邏輯電路。7、保持，置“0”，置“1”，翻轉(zhuǎn)(或計(jì)數(shù))。8、6，7。二、化簡：1、1)F=A+B 2）2、1） 2）三、四、五、六答案：略。數(shù)字電子線路測試

17、題 編號(hào)005一、 填空：（分）、（10110）2=( )10=( )16( 28 )10=( )2=( )16（56）10=（ ）8421BCD、最基本的門電路是： 、 、 。、有N個(gè)變量組成的最小項(xiàng)有 個(gè)。4、基本RS觸發(fā)器的特征方程為_ ,約束條件是 _.5、若存儲(chǔ)器的容量是2564 RAM,該RAM有 _存儲(chǔ)單元，有 字，字長_位，地址線 根。6、用N位移位寄存器構(gòu)成的扭環(huán)形計(jì)數(shù)器的模是_.7、若令JK觸發(fā)器的J=K=T則構(gòu)成的觸發(fā)器為_.8、如圖所示，Y= 。9、如圖所示邏輯電路的輸出Y= 。10、已知Y=，則=，。11、組合邏輯電路的特點(diǎn)是_、_;與組合邏輯電路相比，時(shí)序邏輯電路的

18、輸出不僅僅取決于此刻的_;還與電路有關(guān)。二、 化簡(20分)、 公式化簡（）（）2、用卡諾圖法化簡下列邏輯函數(shù)（）（）三、設(shè)下列各觸發(fā)器初始狀態(tài)為0，試畫出在CP作用下觸發(fā)器的輸出波形(10分)四、用74LS161四位二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器。（15分）P QA QB QC QD CT 74LS161 LD CP A B C D Cr QA 、QB 、QC、QD：數(shù)據(jù)輸出端；A 、B、C、D：數(shù)據(jù)輸入端；P、T：計(jì)數(shù)選通端；：異步復(fù)位端；CP：時(shí)鐘控制輸入端；：同步并置數(shù)控制端；C：位輸出端；五、某汽車駕駛員培訓(xùn)班結(jié)業(yè)考試，有三名評(píng)判員，其中A為主評(píng)判員，B、C為副評(píng)判員，評(píng)判時(shí)，按照少數(shù)

19、服從多數(shù)原則，但若主評(píng)判員認(rèn)為合格也可以通過。試用74LS138和與非門實(shí)現(xiàn)此功能的邏輯電路。(15分)六、試分析如圖電路的邏輯功能,設(shè)各觸發(fā)器的初始狀態(tài)為0。(15分)數(shù)字電子線路測試題答案 編號(hào)005一、 填空：1、；、；。2、與、或、非。3、。4、5、1024、256、4位、8根。6、2N。7、T觸發(fā)器。8、Y=A+B。9、10、；=11、即刻輸入、即刻輸出；輸入信號(hào)、原來狀態(tài)。二、 化簡：1、公式法：；2、卡諾圖法：；三、四、反饋置“0”法：五、解：根據(jù)設(shè)計(jì)要求，設(shè)輸入變量為A（主評(píng)判員）、B、C（副評(píng)判員）=1時(shí)，認(rèn)為合格；A、B、C=0時(shí)認(rèn)為不合格；輸出變量為L=1通過，L=0不通過。六、數(shù)字電路線路測試題 編號(hào)006一、填空題(每小題2分，共20分)1.(3AD.08)16=(_)10=(_)82.CMOS的最基本的邏輯單元是由_和_按照互補(bǔ)對稱形式連接起來構(gòu)成的。3.按照數(shù)據(jù)寫入方式特點(diǎn)的不同，ROM可分為掩膜ROM，_，_。4.基本RS觸發(fā)器的約束條件，由與非門構(gòu)成的為_，由或非門構(gòu)成的為_。5.二值邏輯中，變量的取值不表示_，而是指_。6.開關(guān)的開通時(shí)間ton是指開關(guān)由_狀態(tài)轉(zhuǎn)換到_狀態(tài)所需的時(shí)間。7.描述時(shí)序電路的邏輯表達(dá)式為_、_和驅(qū)動(dòng)方程。8.施密特觸發(fā)器具有_特性，定義為參數(shù)U