現(xiàn)場(chǎng)可編程門陣列(FPGA)模擬電路設(shè)計(jì)研究.doc

碩士學(xué)位論文MASTERDISSERTATION論文題目：現(xiàn)場(chǎng)可編程門陣列(FPGA)模擬電路設(shè)計(jì)研究學(xué)科專業(yè)：微電子學(xué)與固體電子學(xué)指導(dǎo)教師：教授博導(dǎo)作者姓名：班級(jí)學(xué)號(hào)：分類號(hào)密級(jí)秘密內(nèi)部10年UDC獨(dú)創(chuàng)性聲明本人聲明所呈交的學(xué)位論文是本人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工作及取得的研究成果。據(jù)我所知，除了文中特別加以標(biāo)注和致謝的地方外，論文中不包含其他人已經(jīng)發(fā)表或撰寫過(guò)的研究成果，也不包含為獲得或其它教育機(jī)構(gòu)的學(xué)位或證書而使用過(guò)的材料。與我一同工作的同志對(duì)本研究所做的任何貢獻(xiàn)均已在論文中作了明確的說(shuō)明并表示謝意。簽名：日期：年月日關(guān)于論文使用授權(quán)的說(shuō)明本學(xué)位論文作者完全了解有關(guān)保留、使用學(xué)位論文的規(guī)定，有權(quán)保留并向國(guó)家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和磁盤，允許論文被查閱和借閱。本人授權(quán)可以將學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存、匯編學(xué)位論文。(保密的學(xué)位論文在解密后應(yīng)遵守此規(guī)定)簽名：導(dǎo)師簽名：日期：年月日摘要I摘要FPGA是英文FieldProgrammableGateArray的縮寫，即現(xiàn)場(chǎng)可編程門陣列，是在PAL、GAL、EPLD等可編程器件基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路產(chǎn)品，該產(chǎn)品既解決了定制電路的不足，又避免了原有可編程器件門電路資源有限的缺點(diǎn)。隨著工藝尺寸的逐漸減小，現(xiàn)場(chǎng)可編程門陣列FPGA與專用集成電路ASIC之間的性能差異正在逐漸減小。相比較ASIC而言，由于FPGA的動(dòng)態(tài)可重配置特性極大降低了電路設(shè)計(jì)公司在產(chǎn)品設(shè)計(jì)過(guò)程中的設(shè)計(jì)風(fēng)險(xiǎn)與設(shè)計(jì)成本，縮短了產(chǎn)品上市的時(shí)間，減少了用戶升級(jí)系統(tǒng)所帶來(lái)的硬件花費(fèi)。因此，越來(lái)越多的電路設(shè)計(jì)公司開始逐漸使用FPGA作為產(chǎn)品研發(fā)與測(cè)試的硬件平臺(tái)。本課題來(lái)源為總裝備部國(guó)防技術(shù)重點(diǎn)預(yù)研項(xiàng)目和國(guó)家863研究發(fā)展計(jì)劃中“可編程邏輯器件”課題的子項(xiàng)目。課題的目的是研究工作電壓為2.5V的FPGA芯片中模擬電路的設(shè)計(jì)方法，其研究范圍主要包括I/O接口電路和FPGA芯片的電源模塊。本課題打破了FPGA核心關(guān)鍵設(shè)計(jì)技術(shù)和產(chǎn)品制造被國(guó)外公司所壟斷的不利局面，滿足了國(guó)防和工業(yè)生產(chǎn)的需要。本論文采用正向和逆向相結(jié)合的設(shè)計(jì)方法，以正向設(shè)計(jì)思想為指導(dǎo)方向，同時(shí)借鑒國(guó)外先進(jìn)的設(shè)計(jì)經(jīng)驗(yàn)，以研制支持多達(dá)16種高性能接口標(biāo)準(zhǔn)的可動(dòng)態(tài)配置I/O端口，最高工作頻率為200MHz，可用邏輯資源為10萬(wàn)門，內(nèi)部包含總量達(dá)40K的用戶可用RAM陣列，消耗晶體管個(gè)數(shù)為530萬(wàn)的現(xiàn)場(chǎng)可編程門陣列FPGA芯片為突破口，完成了可用I/O管腳資源為180、404和512的系列FPGA產(chǎn)品模擬電路的設(shè)計(jì)。其中I/O管腳資源為180的FPGA產(chǎn)品具有小于4.8ns的輸入延時(shí)和小于4.0ns的輸出延遲，并能夠滿足FPGA芯片200MHz的最高工作頻率。本文中的電路采用TSMC0.22um1P5M標(biāo)準(zhǔn)CMOS工藝制程，使用全定制電路與版圖設(shè)計(jì)方法。經(jīng)仿真驗(yàn)證，該系列FPGA產(chǎn)品所達(dá)到的主要技術(shù)參數(shù)指標(biāo)，均優(yōu)于國(guó)外同類產(chǎn)品水平。本文的主要?jiǎng)?chuàng)新點(diǎn)為利用SRAM技術(shù)的在系統(tǒng)可編程特性，結(jié)合模擬電路設(shè)計(jì)方法的特點(diǎn)，提供了一種能夠同時(shí)滿足多標(biāo)準(zhǔn)接口應(yīng)用與可動(dòng)態(tài)配置要求的I/O摘要II接口電路結(jié)構(gòu)。該結(jié)構(gòu)相比過(guò)去的各種I/O接口電路結(jié)構(gòu)而言，不但節(jié)約了芯片面積，而且能夠支持多種不同的接口標(biāo)準(zhǔn)。本文所設(shè)計(jì)的多標(biāo)準(zhǔn)高性能接口電路已應(yīng)用在采用陶瓷封裝形式的FPGA中，該產(chǎn)品解決了國(guó)外同類型產(chǎn)品沒(méi)有軍品級(jí)器件的問(wèn)題，滿足重點(diǎn)軍事工程的需求。本文所設(shè)計(jì)的電路已完成后端版圖設(shè)計(jì)與仿真驗(yàn)證，目前處于流片階段，其他系列產(chǎn)品的設(shè)計(jì)均按型譜項(xiàng)目的進(jìn)度要求正在進(jìn)行中。該系列產(chǎn)品的研制成功打破了國(guó)外對(duì)該系列器件的禁運(yùn)，為我軍關(guān)鍵電子元器件的國(guó)產(chǎn)化貢獻(xiàn)了力量。關(guān)鍵詞：FPGA可動(dòng)態(tài)配置I/O多標(biāo)準(zhǔn)5V容許Weak-KeeperABSTRACTIIIABSTRACTFPGAwastheabbreviationoftheFieldProgrammableGateArray.Itwasbaseontheprogrammabledivices,suchasPALandEPLD.ItoffsettheASICsdisadvantagewhoselogicresoucewastooless.Withthecharactersizesmallerandsmaller,thedistanceofperformancebetweenFPGAandASICwassmallerandsmaller.ButFPGAdecreasedtheriskandcostintheproductdesign,foritscharacterofthedynamicreuse,andshortenthetimewhichtheproductcomeintothemarket.AndmoreandmoreFablessbegantouseitasthedesignandtestplatform.ThisresearchsubjectcamefromHi-TechResearchandDevelopmentProgramofChinaandGeneralEquipmentHeadquarters.Itaimedatdevelopingseriesproductsof2.5vFPGA,includingI/Ointerfacecircuitandpowersystem,breakingthroughtheadversesituationasalloftheFPGAproductsanddesigntechnologyweremonopolizedbyseveralAmericancompanies,andsatisfyingurgentdemandsofnationaldefence.Amethodof“top-down”designandreversedesignwasadoptedinthispaper.Wetooktheideaof“top-down”designasguidance,aswellasusedforeignadvanceddesignexperienceforreferenceanddevelopedaFPGAcontaining20*30CLB-arrays,aninternalcounterof200MHz,100Kgates，supporting16high-performanceinterfacestandardsasabreakthrough,aseriesofFPGAfamilyproducts,whosemaximumavailableI/Onumberis180,404and512,havebeendevelopedrespectively.The180-I/OFPGAhasa4.8nspin-to-pininputdelayand4.0nspin-to-pinoutputdelayorless.Thispaperwasbasedona0.22um1P5MstandardCMOStechnologyprocess,andonadesigntechnologyofcustomlayout.TheprimarytechnologyparametersoftheFPGAfamilyproductsaccomplishtheforeignadvancedlevelofkindredproducts.NewideaofourresearchsubjectwasanewI/OcicuitstructurebyusingtheSRAMarraydesigntorealizein-systemprogrammableandthecharactersofanalogcicuitdesign.Thisstructurecanreducethechipareaandgivehigherperformance.The180-I/OFPGAchipwithceramicpackagessolvedtheproblemthattherewerenomilitarydevicesinforeignkindredproductsandsatisfiedtherequirementofABSTRACTIVimportantmilitaryengineering.Thisproducthasbeenfinishedthelayoutdesign.OtherdesignsoftheFPGAserieswerecompletedandwereaheadofthescheduleofplan.Theproductswereusedandapprobatedbymanycustomer,webroketheforbiddanceforthedevicesbyforeigncountries,andcontributedthatthekeydevicecanbeestablishedinChinaforourarmy.Keywords:FPGADynamic-configurationI/OMulti-standards5V-toleranceWeak-keeper目錄V目錄第一章緒論.11.1課題的背景和意義.11.1.1現(xiàn)場(chǎng)可編程門陣列簡(jiǎn)介.21.1.2SRAM編程技術(shù)介紹.31.1.3FPGA和ASIC的對(duì)比.41.1.4市場(chǎng)需求分析.61.2國(guó)內(nèi)外研究現(xiàn)狀與發(fā)展趨勢(shì).71.2.1國(guó)外研究現(xiàn)狀.71.2.2國(guó)內(nèi)研究現(xiàn)狀.121.2.3未來(lái)發(fā)展趨勢(shì).131.3主要內(nèi)容、創(chuàng)新及論文安排.13第二章FPGA多標(biāo)準(zhǔn)兼容可編程I/O相關(guān)技術(shù)研究.162.1架構(gòu)技術(shù)研究.16