PCB電路板印制電路板故障排除方法

1、 印制電路板故障排除方法 為確保印制電路板的高質(zhì)量和高穩(wěn)定性，實現(xiàn)全面質(zhì)量管理和環(huán)境控制，必須充分了解印制電路板制造技術 的特性，但印制電路板制造技術是綜合性的技術結(jié)晶，它涉及到物理、化學、光學、光化學、高分子、流體 力學、化學動力學等諸多方面的基礎知識，如材料的結(jié)構(gòu)、成份和性能：工藝裝備的精度、穩(wěn)定性、效率、 加工質(zhì)量；工藝方法的可行性；檢測手段的精度與高可靠性及環(huán)境中的溫度、濕度、潔凈度等問題。這些問 題都會直接和間接地影響到印制電路板的品質(zhì)。由于涉及到的方面與問題比較多，就很容易產(chǎn)生形形色色的 質(zhì)量缺陷。為確保“預防為主，解決問題為輔”的原則的貫徹執(zhí)行，必須認真地了解各工序最容易岀現(xiàn)及產(chǎn)

2、 生的質(zhì)量問題，快速地采取工藝措施加以排除，確保生產(chǎn)能順利地進行。為此，特收集、匯總和整理有關這 方面的材料，編輯這本印制電路板故障排除手冊供同行參考。 一、基材部分 1問題：印制板制造過程基板尺寸的變化 原因 解決方法 (1)經(jīng)緯方向差異造成基板尺寸變化； 由于剪切時，未注意纖維方向，造成剪 切應力殘留在基板內(nèi)，一旦釋放，直接 影響基板尺寸的收縮。 (1 )確定經(jīng)緯方向的變化規(guī)律，按照收縮率在底片上進行 補償(光繪前進行此項工作)。同時剪切時按纖維方向加 工，或按生產(chǎn)廠商在基板上提供的字符標志進行加工(一 般是字符的豎方向為基板的縱方向)。 (2)基板表面銅箔部分被蝕刻掉對基 板的變化限制，

3、當應力消除時產(chǎn)生尺寸 變化。 (2 )在設計電路時應盡量使整個板面分布均勻。如果不可 能也要必須在空間留下過渡段(不影響電路位置為主)。 這由于板材米用玻璃布結(jié)構(gòu)中經(jīng)緯紗密度的差異而導致板 材經(jīng)緯向強度的差異。 (3)刷板時由于采用壓力過大，致使 產(chǎn)生壓拉應力導致基板變形。 (3 )應采用試刷，使工藝參數(shù)處在最佳狀態(tài)，然后進行刷 板。對薄型基材，清潔處理時應采用化學清洗工藝或電解 工藝方法。 （4 ）基板中樹脂未完全固化，導致尺 寸變化。 （4 ）采取烘烤方法解決。特別是鉆孔前進行烘烤，溫度 1200C、4小時，以確保樹脂固化，減少由于冷熱的影響， 導致基板尺寸的變形。 （5 ）特別是多層板在

4、層壓前，存放的 條件差，使薄基板或半固化片吸濕，造 成尺寸穩(wěn)定性差。 （5 ）內(nèi)層經(jīng)氧化處理的基材，必須進行烘烤以除去濕氣。 并將處理好的基板存放在真空干燥箱內(nèi)，以免再次吸濕。 （6 ）多層板經(jīng)壓合時，過度流膠造成 玻璃布形變所致。 （6 ）需進行工藝試壓，調(diào)整工藝參數(shù)然后進行壓制。同時 還可以根據(jù)半固化片的特性，選擇合適的流膠量。 2問題：基板或?qū)訅汉蟮亩鄬踊瀹a(chǎn)生彎曲（ BOW ）與翹曲（TWIST ） 原因 解決方法 （1）特別是薄基板的放置是垂直 式易造成長期應力疊加所致。 （1 ）對于薄型基材應采取水平放置確保基板內(nèi)部任何方向應力 均勻，使基板尺寸變化很小。還必須注意以原包裝形式存放

5、在 平整的貨架上，切記勿堆高重壓。 （2）熱熔或熱風整平后，冷卻速 度太快，或采用冷卻工藝不當所致。 （2 ）放置在專用的冷卻板上自然冷卻至室溫。 （3 ）基板在進行處理過程中，較 長時間內(nèi)處于冷熱交變的狀態(tài)下進 行處理，再加基板內(nèi)應力分布不均， （3 ）采取工藝措施確?；逶诶錈峤蛔儠r，調(diào)節(jié)冷、熱變換速 度，以避免急驟冷或熱。 引起基板彎曲或翹曲。 (4)基板固化不足，造成內(nèi)應力 集中，致使基板本身產(chǎn)生彎曲或翹 曲。 (4 ) A、重新按熱壓工藝方法進行固化處理。B、為減少基板 的殘余應力，改善印制板制造中的尺寸穩(wěn)定性與產(chǎn)生翹曲形變， 通常采用預烘工藝即在溫度120-1400C2-4 小時(

6、根據(jù)板厚、 尺寸、數(shù)量等加以選擇)。 (5)基板上下面結(jié)構(gòu)的差異即銅 箔厚度不同所至。 (5 )應根據(jù)層壓原理，使兩面不同厚度的銅箔產(chǎn)生的差異，轉(zhuǎn) 成采取不同的半固化片厚度來解決。 3問題：基板表面出現(xiàn)淺坑或多層板內(nèi)層有空洞與外來夾雜物。 原因 解決方法 (1 )銅箔內(nèi)存有銅瘤或樹脂突起及外來顆粒疊壓所至。 (1 )原材料問題，需向供應商提岀更換。 (2)經(jīng)蝕刻后發(fā)現(xiàn)基板表面透明狀，經(jīng)切片是空洞。 (2 )同上處理方法解決之。 (3 )特別是經(jīng)蝕刻后的薄基材有黑色斑點即粒子狀態(tài)。 (3 )按上述辦法處理。 4問題：基板銅表面常岀現(xiàn)的缺陷 原因 解決方法 (1)銅箔岀現(xiàn)凹點或凹坑，這是由于疊層壓

7、制時 所使用的工具表面上存有外來雜質(zhì)。 (1)改善疊層和壓合環(huán)境，達到潔凈度指標要求。 (2)銅箔表面岀現(xiàn)凹點與膠點，是由于所采用壓 (2)認真檢查模具表面狀態(tài)，改善疊層間和壓制 板模具壓制和疊層時，存有外來雜質(zhì)直接影響所 至。 間工作環(huán)境達到工藝要求的指標。 (3)在制造過程中，所使用的工具不適合導致銅 箔表面狀態(tài)差。 (3)改進操作方法，選擇合適的工藝方法。 (4 )疊層時要特別注意層與層間的位置準確性， 避免送入壓機過程中滑動。直接接觸銅箔表面的不 銹鋼板，要特小心放置并保持平整。 (4)疊層時要特別注意層與層間的位置準確性， 避免送入壓機過程中滑動。直接接觸銅箔表面的 不銹鋼板，要特小

8、心放置并保持平整. (5)基板表面岀現(xiàn)膠點，可能是疊層時膠屑落在 鋼板表面或銅表面上所造成的。 (5)為防止膠屑脫落，可將半固化片邊緣進行熱 合處理。 (6 )銅箔表面有針孔造成壓制時熔融的膠向外溢 出所至。 (6)首先對進廠的銅箔進行背光檢查，合格后必 須嚴格的保管，避免折痕或撕裂等。 5問題：板材內(nèi)出現(xiàn)白點或白斑 原因 解決方法 (1)板材經(jīng)受不適當?shù)臋C械外力的沖擊造成局部樹脂 (1)從工藝上采取措施，盡量減少或降低機械加 與玻璃纖維的分離而成白斑。 工過度的振動現(xiàn)象以減少機械外力的作用。 (2)局部板材受到含氟化學藥品的滲入，而對玻璃纖 (2)特別是在退錫鉛合金鍍層時，易發(fā)生在鍍金 維布

9、織點的浸蝕，形成有規(guī)律性的白點(較為嚴重 插頭片與插頭片之間，須注意選擇適宜的退錫 時可看出呈方形)。 鉛藥水及操作工藝。 板材受到不當?shù)臒釕ψ饔靡矔斐砂c、白斑。 (3)特別是熱風整平、紅外熱熔等如控制失靈， 會造成熱應力的作用導致基板內(nèi)產(chǎn)生缺陷。 “巧妙布局”P板B 一. 元件排列規(guī)則 1) .在通常條件下，所有的元件均應布置在印制電路的同一面上，只有在頂層元件過密時，才能將一些高度有限 并且發(fā)熱量小的器件，如貼片電阻、貼片電容、貼IC等放在底層。 2) .在保證電氣性能的前提下，元件應放置在柵格上且相互平行或垂直排列，以求整齊、美觀，一般情況下不 允許元件重疊；元件排列要緊湊，輸入和

10、輸岀元件盡量遠離。 3) .某元器件或?qū)Ь€之間可能存在較高的電位差，應加大它們的距離，以免因放電、擊穿而引起意外短路。 4) .帶高電壓的元件應盡量布置在調(diào)試時手不易觸及的地方。 5) .位于板邊緣的元件，離板邊緣至少有2個板厚的距離 6) .元件在整個板面上應分布均勻、疏密一致。 二. 按照信號走向布局原則 1) .通常按照信號的流程逐個安排各個功能電路單元的位置，以每個功能電路的核心元件為中心，圍繞它進行 布局。 2) .元件的布局應便于信號流通，使信號盡可能保持一致的方向。多數(shù)情況下，信號的流向安排為從左到右或 從上到下，與輸入、輸岀端直接相連的元件應當放在靠近輸入、輸岀接插件或連接器的

11、地方。 三. 防止電磁干擾 1) .對輻射電磁場較強的元件，以及對電磁感應較靈敏的元件，應加大它們相互之間的距離或加以屏蔽，元件 放置的方向應與相鄰的印制導線交叉。 2) .盡量避免高低電壓器件相互混雜、強弱信號的器件交錯在一起。 3) .對于會產(chǎn)生磁場的元件，如變壓器、揚聲器、電感等，布局時應注意減少磁力線對印制導線的切割，相鄰 元件磁場方向應相互垂直，減少彼此之間的耦合。 4) .對干擾源進行屏蔽，屏蔽罩應有良好的接地。 5) .在高頻工作的電路，要考慮元件之間的分布參數(shù)的影響。 四. 抑制熱干擾 1).對于發(fā)熱元件，應優(yōu)先安排在利于散熱的位置，必要時可以單獨設置散熱器或小風扇，以降低溫度

12、，減少 對鄰近元件的影響。 2).一些功耗大的集成塊、大或中功率管、電阻等元件，要布置在容易散熱的地方，并與其它元件隔開一定距 離。 3) .熱敏元件應緊貼被測元件并遠離高溫區(qū)域，以免受到其它發(fā)熱功當量元件影響，引起誤動作。 4) .雙面放置元件時，底層一般不放置發(fā)熱元件。 五 .可調(diào)元件的布局 對于電位器、可變電容器、可調(diào)電感線圈或微動開關等可調(diào)元件的布局應考慮整機的結(jié)構(gòu)要求，若是機外調(diào) 節(jié)，其位置要與調(diào)節(jié)旋鈕在機箱面板上的位置相適應；若是機內(nèi)調(diào)節(jié)，則應放置在印制電路板于調(diào)節(jié)的地方。 優(yōu)秀的 PCB 文件注意事項 龍人專業(yè)從事 PCB 抄板數(shù)十年，打造一支精湛的技術團隊，頗具豐富經(jīng)驗。對于專

13、業(yè)的 PCB 文件也有自己 獨到的一套見解。對于優(yōu)秀的 PCB 文件，龍人認為要從以下六個方面入手。下面一一道來。 1 制作要求 對于板材、板厚、銅厚、工藝、阻焊、字符顏色等要求清晰。以上要求是制作一個板子的基礎，因此工程師 必須寫清晰。每個文件的技術要求都寫得很清晰，哪怕就是平時我們認為最正常的用綠色阻焊油墨白色字符 都寫在技術要求有體現(xiàn)，而有些客戶則是能免則免，什么都不寫，就發(fā)給廠家打樣生產(chǎn)，特別是有些廠家有 些特別的要求都沒有寫出來，導致廠家在收到郵件之后，第一件事情就是要咨詢這方面的要求，或者有些廠 家最后做出來的不符要求。 2 鉆孔方面的設計 最直接也是最大的問題，就是最小孔徑的設計

14、，一般板內(nèi)的最小孔徑都是過孔的孔徑，這個是直接體現(xiàn)在成 本上的，有些板的過孔明明可以設計為 0.50MM 的孔，即只放 0.30MM ，這樣成本就直接大幅上升，廠家成 本高了， 就會提高報價； 另外就是過孔太多，有些 DVD 以及數(shù)碼相框上面的過孔真的是整板都放滿了， 動不 動就 1000 多孔，做過太多這方面的板，認為正常應該在 500-600 孔，當然有人會說過孔多對板子的信號導 通方面，以及散熱方面有好處，這就要取一個平衡，在控制這些方面的同時還要不會導致成本上升。舉個例 子： 我們公司有個客戶是深圳做 DVD 的， 量很大，在最開始合作的時候也是以上這種情況，后來成本對雙方 來說，實在

15、是個大問題，經(jīng)過與 R時鐘發(fā)送側(cè)必須串接一個 22 Q220的阻尼電阻?？杀苊庥蛇@些線帶來的信號噪聲所產(chǎn)生的干擾。 軟、硬件抗干擾設計 一般高速 DSP 應用系統(tǒng) PCB 板都是由用戶根據(jù)系統(tǒng)的具體要求而設計的，由于設計能力、實驗室條件有限， 如不采取完善、可靠的抗干擾措施，一旦遇到工作環(huán)境不理想、有電磁干擾就會導致 DSP 程序流程紊亂，當 DSP 正常工作代碼不能恢復時，將出現(xiàn)跑飛程序或死機現(xiàn)象，甚至會損壞某些元器件。應注意采取相應的抗 干擾措施。 硬件抗干擾設計 硬件抗干擾效率高，在系統(tǒng)復雜度、成本、體積可容忍的情況下，優(yōu)先選用硬件抗干擾設計。常用的硬件抗 干擾技術可歸納為以下幾種 :

16、(1) 硬件濾波： RC 濾波器可以大大削弱各類高頻干擾信號。如可以抑制“毛刺”干擾。 (2) 合理接地：合理設計接地系統(tǒng)，對于高速的數(shù)字和模擬電路系統(tǒng)來說，具有一個低阻抗、大面積的接地層 是很重要的。地層既可以為高頻電流提供一個低阻抗的返回通路，而且使EMI 、 RFI 變得更小，同時還對外 部干擾具有屏蔽作用。 PCB 設計時把模擬地和數(shù)字地分開。 (3) 屏蔽措施：交流電源、高頻電源、強電設備、電弧產(chǎn)生的電火花，會產(chǎn)生電磁波，成為電磁干擾的噪聲源， 可用金屬殼體把上述器件包圍起來，再接地，這對屏蔽通過電磁感應引起的干擾非常有效。 (4) 光電隔離： 光電隔離器可以有效地避免不同電路板間的

17、相互干擾， 高速的光電隔離器常用于 DSP 和其他設 備 (如傳感器、開關等 )的接口。 軟件抗干擾設計 軟件抗干擾有硬件抗干擾所無法取代的優(yōu)勢，在 DSP 應用系統(tǒng)中還應充分挖掘軟件的抗干擾能力，從而將干 擾的影響抑制到最小。下面給出幾種有效的軟件抗干擾方法。 (1) 數(shù)字濾波：模擬輸入信號的噪聲可以通過數(shù)字濾波加以消除。常用的數(shù)字濾波技術有:中值濾波、算術平均 值濾波等。 (2) 設置陷阱：在未用的程序區(qū)內(nèi)設置一段引導程序，當程序受干擾跳到此區(qū)域時，引導程序?qū)娦胁东@到的 程序引導到指定的地址，在那里用專門程序?qū)Τ鲥e程序進行處理。 (3) 指令冗余：在雙字節(jié)指令和三字節(jié)指令后插入兩三個字節(jié)

18、的空操作指令 NOP ，可以防止當 DSP 系統(tǒng)受干 擾程序跑飛時，將程序自動納入正軌。 (4) 設置看門狗定時：如失控的程序進入“死循環(huán)”，通常采用“看門狗”技術使程序脫離“死循環(huán)”。其原 理是利用一個定時器，它按設定周期產(chǎn)生一個脈沖，如果不想產(chǎn)生此脈沖， DSP 就應在小于設定周期的時間 內(nèi)將定時器清零 ;但當 DSP 程序跑飛時，就不會按規(guī)定把定時器清零，于是定時器產(chǎn)生的脈沖作為 DSP 復位 信號，將 DSP 重新復位和初始化。 電磁兼容性設計 電磁兼容性是指電子設備在復雜電磁環(huán)境中仍可以正常工作的能力。電磁兼容性設計的目的是使電子設備既 能抑制各種外來干擾，又能減少電子設備對其他電子

19、設備的電磁干擾。在實際的 PCB 板中相鄰信號間或多或 少存在著電磁干擾現(xiàn)象即串擾。串擾的大小與回路間的分布電容和分布電感有關。解決這種信號間的相互電 磁干擾可采取以下措施 : 選擇合理的導線寬度 由于瞬變電流在印制線條上產(chǎn)生的沖擊干擾主要是印制導線的電感成分引起的，而其電感量與印制導線長度 成正比，與寬度成反比。所以采用短而寬的導線對抑制干擾是有利的。時鐘引線、總線驅(qū)動器的信號線常有 大的瞬變電流，其印制導線要盡可能短。對于分立元件電路，印制導線寬度在 1.5mm 左右即可滿足要求 ;對 于集成電路，印制導線寬度在 0.2mm 1.0mm之間選擇。 采用井字形網(wǎng)狀布線結(jié)構(gòu)。 具體做法是在 P

20、CB 印制板的一層橫向布線，緊挨著的一層縱向布線。 散熱設計 為有利于散熱，印制板最好是自立安裝，板間距應大于 2cm ，同時注意元器件在印制板上的布排規(guī)則。在水 平方向，大功率器件盡量靠近印制板邊沿布置，從而縮短傳熱途徑;在垂直方向大功率器件盡量靠近印制板上 方布置，從而減少其對別的元器件溫度的影響。對溫度較敏感的元器件盡量布放在溫度比較低的區(qū)域，而不 能放在發(fā)熱量大的器件的正上方。 在高速 DSP 應用系統(tǒng)的各項設計中，如何把完善的設計從理論轉(zhuǎn)化為現(xiàn)實，依賴于高質(zhì)量的PCB 印制板， DSP 電路的工作頻率越來越高，管腳越來越密，干擾加大，如何提高信號的質(zhì)量很重要。因此系統(tǒng)的性能是 否良好

21、，與設計者的 PCB 印制板質(zhì)量密不可分。 PCB 布線設計知識問答 自動布線的優(yōu)缺點以及模擬電路布線的注意事項 設計 PCB 時，往往很想使用自動布線。通常，純數(shù)字的電路板（尤其信號電平比較低，電路密度比較小時 ）采 用自動布線是沒有問題的。但是，在設計模擬、混合信號或高速電路板時，如果采用布線軟件的自動布線工 具，可能會出現(xiàn)一些問題，甚至很可能帶來嚴重的電路性能問題。 例如，圖 1 中顯示了一個采用自動布線設計的雙面板的頂層。此雙面板的底層如圖 2 所示，這些布線層的電 路原理圖如圖 3a 和圖 3b 所示。設計此混合信號電路板時，經(jīng)仔細考慮，將器件手工放在板上，以便將數(shù)字 和模擬器件分開

22、放置。 采用這種布線方案時，有幾個方面需要注意，但最麻煩的是接地。如果在頂層布地線，則頂層的器件都通過 走線接地。器件還在底層接地，頂層和底層的地線通過電路板最右側(cè)的過孔連接。當檢查這種布線策略時， 首先發(fā)現(xiàn)的弊端是存在多個地環(huán)路。另外，還會發(fā)現(xiàn)底層的地線返回路徑被水平信號線隔斷了。這種接地方 案的可取之處是，模擬器件 （12 位 A/D 轉(zhuǎn)換器 MCP3202 和 2.5V 參考電壓源 MCP4125） 放在電路板的最右 側(cè)，這種布局確保了這些模擬芯片下面不會有數(shù)字地信號經(jīng)過。 圖 3a 和圖 3b 所示電路的手工布線如圖 4 、圖 5 所示。在手工布線時，為確保正確實現(xiàn)電路，需要遵循一些

23、通用的設計準則：盡量采用地平面作為電流回路；將模擬地平面和數(shù)字地平面分開；如果地平面被信號走線 隔斷，為降低對地電流回路的干擾，應使信號走線與地平面垂直；模擬電路盡量靠近電路板邊緣放置，數(shù)字 電路盡量靠近電源連接端放置，這樣做可以降低由數(shù)字開關引起的 di/dt 效應。 這兩種雙面板都在底層布有地平面，這種做法是為了方便工程師解決問題，使其可快速明了電路板的布線。 廠商的演示板和評估板通常采用這種布線策略。但是，更為普遍的做法是將地平面布在電路板頂層，以降低 電磁干擾。 有無地平面時的電流回路設計 對于電流回路，需要注意如下基本事項： 1. 如果使用走線，應將其盡量加粗 PCB 上的接地連接如

24、要考慮走線時，設計應將走線盡量加粗。這是一個好的經(jīng)驗法則，但要知道，接地線的 最小寬度是從此點到末端的有效寬度，此處“末端”指距離電源連接端最遠的點。 2. 應避免地環(huán)路 3. 如果不能采用地平面，應采用星形連接策略 （見圖 6） 通過這種方法，地電流獨立返回電源連接端。圖 6 中，注意到并非所有器件都有自己的回路， U1 和 U2 是共 用回路的。如遵循以下第 4 條和第 5 條準則，是可以這樣做的。 4. 數(shù)字電流不應流經(jīng)模擬器件 數(shù)字器件開關時，回路中的數(shù)字電流相當大，但只是瞬時的，這種現(xiàn)象是由地線的有效感抗和阻抗引起的。 對于地平面或接地走線的感抗部分，計算公式為 V=Ldi/dt ，

25、其中 V 是產(chǎn)生的電壓， L 是地平面或接地走線的 感抗， di 是數(shù)字器件的電流變化， dt 是持續(xù)時間。對地線阻抗部分的影響，其計算公式為 V=RI 其中， V 是 產(chǎn)生的電壓， R 是地平面或接地走線的阻抗， I 是由數(shù)字器件引起的電流變化。經(jīng)過模擬器件的地平面或接地 走線上的這些電壓變化，將改變信號鏈中信號和地之間的關系（即信號的對地電壓 ） 。 解析基于 DSP 的高速 PCB 抗干擾設計 PCB 板在 DSP 的運行中也起著重要的作用。隨著 DSP（ 數(shù)字信號處理器 ）的廣泛應用，基于 DSP 的高速信號 處理 PCB 板的設計顯得尤為重要。在一個 DSP 系統(tǒng)中， DSP 微處理

26、器的工作頻率可高達數(shù)百 MHz ，其復位 線、中斷線和控制線、集成電路開關、高精度A D 轉(zhuǎn)換電路，以及含有微弱模擬信號的電路都非常容易受 到干擾；所以設計開發(fā)一個穩(wěn)定的、可靠的 DSP 系統(tǒng)，抗干擾設計非常重要。 干擾即干擾能量使接收器處在不希望的狀態(tài)。 干擾的產(chǎn)生分兩種： 直接的 （通過導體、 公共阻抗耦合等 ）和間接 的 （通過串擾或輻射耦合 ）。很多電器發(fā)射源，如光照、電機和日光燈都可以引起干擾，而電磁干擾EMI 能產(chǎn) 生影響有 3 個必需的途徑，即干擾源、傳播途徑和干擾受體，只需要切斷其中的一個就可以解決電磁干擾問 題。 1DSP 系統(tǒng)的干擾產(chǎn)生分析 為了做出一個穩(wěn)定可靠的 DSP

27、系統(tǒng)，必須從各個方面來消除干擾， 即使不能完全消除， 也要盡量減少到最小。 對于 DSP 系統(tǒng)而言，主要干擾來自于以下幾個方面： 輸入輸出通道干擾。指干擾通過前向通道和后向通道進入系統(tǒng)，如DSP系統(tǒng)的數(shù)據(jù)采集環(huán)節(jié)，干擾通過傳 感器迭加到信號上，使數(shù)據(jù)采集的誤差增大。在輸出環(huán)節(jié)，干擾可以將輸出的數(shù)據(jù)誤差增大，甚至完全錯誤， 造成系統(tǒng)崩潰?？梢院侠砝霉怦钇骷p小輸入輸出通道干擾，對于傳感器和DSP 主系統(tǒng)的干擾可利用電氣 隔離來阻擋干擾進入。 電源系統(tǒng)的干擾。整個 DSP系統(tǒng)的主要干擾源。電源在向系統(tǒng)提供電能的同時也將其噪聲加到供電的電源 上，必須在電源芯片電路設計時對電源線進行退耦。 空間輻射

28、耦合干擾。經(jīng)過輻射的耦合通常稱為串擾。串擾發(fā)生在電流流經(jīng)導線時產(chǎn)生的電磁場，而電磁場 在鄰近的導線中感應瞬態(tài)電流，造成臨近的信號失真，甚至錯誤。串擾的強度取決于器件、導線的幾何尺寸 及相隔距離。在 DSP 布線時，信號線間距越大，距離地線越近，就越可以有效地減小串擾。 2 針對產(chǎn)生干擾的原因設計 PCB 下面給出如何在 DSP 系統(tǒng)的 PCB 制作過程中減小各種干擾的方法。 2.1 多層板的層疊式設計 DSP高速數(shù)字電路中，為了提高信號質(zhì)量，降低布線難度，增加系統(tǒng)的EMC, 般采用多層板的層疊式設計。 層疊式設計可以提供最短的回流路徑，減小耦合面積，抑制差模干擾。在層疊式設計中，分配專門的電源

29、層 和地層，并且地層和電源層緊耦合對抑制共模干擾有好處(利用相鄰的平面降低電源平面交流阻抗)。以圖 1 所示的 4 層板為例來說明層疊式的設計方案。 采用這種 4 層 PCB 設計的結(jié)構(gòu)有很多優(yōu)點。在頂層 (top 層) 下面有一層電源層，元器件的電源引腳可以直接 接到電源，不用穿過地平面。關鍵的信號選布在底層 (bottorn 層) ，使重要的信號走線空間更大，器件盡量放 在同一層面上。若沒有必要，不要做 2 層零件的板子，這樣會增加裝配時間和裝配復雜度。如 top 層，只有 當top層組件過密時，才將高度有限并且發(fā)熱量小的器件，像退耦電容(貼片)放在bottom 層。對于DSP系 統(tǒng)可能有

30、大量的線要布，采用層疊式設計，可以在內(nèi)層走線。如果按照傳統(tǒng)的通孔會浪費很多寶貴的走線空 間，可以利用盲埋孔 (blind buriedvia) 來增加走線面積。 2.2 布局設計 為了使DSP系統(tǒng)獲得最佳性能，元器件的布局是非常重要的。首先放置DSP、Flash、SRAM和CPLD器件， 這耍慎重考慮走線空間，然后按功能獨立原則放置其他IC,最后考慮1/O 口的放置。結(jié)合以上布局再考慮 PCB 的尺寸：若尺寸過大，會使印制線條太長，阻抗增加，抗噪聲能力下降，制板費用也會增加；如果PCB 太小，則散熱不好，而且空間有限，鄰近的線條容易受到干擾。所以要根據(jù)實際需要選擇器件，結(jié)合走線空 間，大體上算

31、出PCB的大小。在對DSP系統(tǒng)布局時，以下器件的擺放位置要特別注意。 (1) 高速信號布局 在整個 DSP 系統(tǒng)中 ,DSP 與 Flash 、 SRAM 之間是主要的高速數(shù)字信號線， 所以器件之間的距離要盡量近， 其 連線盡可能短，并且直接連接。因此，為了減小傳輸線對信號質(zhì)量的影響，高速信號走線應盡量短。還要考 慮到很多速度達到幾百 MHz 的 DSP 芯片，需要做蛇型繞線 (delaytune) 。這在下面布線中將重點闡述。 (2) 數(shù)模器件布局 在 DSP 系統(tǒng)中大多不是單一的功能電路，大量應用了 CM0S 的數(shù)字器件和數(shù)字模擬混合器件，所以要將數(shù) /模分開布局。模擬信號器件盡量集中，使

32、模擬地能夠在整個數(shù)字地中間畫出一個獨立的屬于模擬信號的區(qū) 域，避免數(shù)字信號對模擬信號的干擾。對于一些數(shù)?；旌掀骷?，如D/A 轉(zhuǎn)換器，傳統(tǒng)上將其看作模擬器件， 把它放在模擬地上，并且給其提供一個數(shù)字回路，讓數(shù)字噪聲反饋回信號源，減小數(shù)字噪聲對模擬地的影響。 (3) 時鐘的布局 對于時鐘、片選和總線信號，應盡量遠離 I/O 線和接插件。 DSP 系統(tǒng)的時鐘輸入，很容易受到干擾，對它 的處理非常關鍵。要始終保證時鐘產(chǎn)生器盡量靠近 DSP 芯片，使時鐘線盡量短。時鐘晶體振蕩器的外殼最好 接地。 (4) 退耦布局 為了減小集成電路芯片電源上的電壓瞬時過沖，對集成電路芯片加退耦電容，這樣可以有效地去除電源

33、上毛 刺的影響，并減少在 PCB 上的電源環(huán)路反射。加退耦電容可以旁路掉集成電路器件的高頻噪聲，還可以作為 儲能電容，提供和吸收集成電路開關門瞬間的充放電能。 在 DSP 系統(tǒng)中，對各個集成電路安放退耦電容，像DSP、 SRAM 、Flash 等，在芯片的每個電源和地之間添 加，而且要特別注意， 退耦電容要盡量靠近電源提供端 (source) 和 IC 的零件腳 (pin) 。保證從電源提供端 (sotlrce 端 )和進入 IC 的電流的純凈，并且盡量能讓噪音的路徑縮短。如圖2 所示，處理電容時，使用大的過孔或多 個過孔，且過孔到電容間的連線應盡量短、粗。 2 個過孔距離遠時，因為路徑太大，

34、不好；最好的就是退耦 電容的 2 個過孔越近越好，可以使噪聲以最短路徑到地。 另外在電源輸入端或電池供電的地方加上高頻電容是非常有利的。一般情況下，對退耦電容的取值不是很嚴 格，一般按C=l/,計算，即頻率為10MHz時取0. 1卩啲電容。 (5) 電源的布局 在進行 DSP 系統(tǒng)開發(fā)時， 電源需要慎重考慮。 因為一些電源芯片發(fā)熱量很大， 應優(yōu)先安排在利于散熱的位置， 要與其他元器件隔開一定距離?？梢岳眉由崞蛟谄骷旅驿併~來進行散熱處理。注意在開發(fā)板底層不 要放置發(fā)熱組件。 (6) 其他注意 對于 DSP 系統(tǒng)其他組件的布局應該盡量考慮到焊接方便、調(diào)試方便和美觀等要求。如對電位器、可調(diào)電

35、感線 圈、可變電容器、撥碼開關等可調(diào)器件要結(jié)合整體結(jié)構(gòu)放置。對于超過15g 的器件要加固定支架再焊接，特 別注意要留出 PCB 的定位孔及固定支架所占用的位置。 PCB 邊緣的元器件離 PCB 板邊距離一般不要小于 2mm ， PCB 最好為矩形，長寬比為 3： 2 或 4;3 。 2.3 布線設計 在綜合考慮到增加 DSP 系統(tǒng)抗干擾性，增強 EMC 能力進行布局后，布線也要有一些措施和技巧。 (1) DSP 的布線 布線大體上是從核心器件開始，并以其為中心展開。對于DSP 這種 PQFP(PlasticQuadFIatPack) 或 BGA(BaIlGridArrayr) 封裝的器件，如圖

36、 3 所示，應先根據(jù) SRAM 、Flash 和 CPLD 的布局位置大體判斷出走 線方向，對引腳進行扇出 (fanout) 操作。特別是對于 QFP對于過孑L,鉆徑為16mil的可以通過1A的電流，所 以對于 DSP 系統(tǒng)，電源線大于 20mil 即可。對于電源線上的電磁輻射防護要注意以下幾點： 用旁路電容限制電路板上交流電流的泄漏； 在電源線上串接共模扼流圈(monmodechoke)，以抑制流經(jīng)線中的共模電流； 布線靠近，減小磁輻射面積。 (4) 對接地的處理 在所有的 EMC 問題中， 主要問題都是不適當?shù)慕拥囟鸬摹?地線處理的好壞直接影響系統(tǒng)的穩(wěn)定可靠。 接 地有以下作用： 降低

37、輸出線上的共模電壓VCM ; 減小對靜電(ESD)的敏感； 減小電磁輻射。 高頻數(shù)字電路和低頻模擬電路的地回路絕對不能混合，必須將數(shù)模地分開，因為數(shù)字電路高低電位切換時 會在電源和地產(chǎn)生噪聲；若地平面不分開，模擬信號依然會被地噪聲干擾。所以對高頻信號應采用多點串聯(lián) 接地，盡量加粗縮短地線，這樣除減小壓降外，更重要的是降低耦合噪聲。但對于一個系統(tǒng)而言，無論怎樣 分， 最終的大地只有一個， 只是瀉放途徑不同而已，所以最后通過磁珠或 0n 電阻，將數(shù)字地和模擬地連在一 起來消除混合信號 的干擾。 地平面分割時，必須保證參考平面的連續(xù)性。像數(shù)模共存的 PCB 板，若模擬信號線走的距離比較遠，應盡 量使

38、其參考回流路徑也是模擬地。這意味著在地層要沿模擬信號的路徑割一個模擬地，使其參考模擬地，保 證其參考平面的連續(xù)性。 (5) 其他注意事項 在布線時，導線的拐角處一般不要走成90 折線，以減小高頻信號對外的發(fā)射耦合。 對 PCB 鋪銅時，盡量避免使用大面積銅箔，否則經(jīng)過長時間受熱，易發(fā)生銅箔脫落現(xiàn)象；必須用大面積銅 箔的時候可以用柵格替代，這樣有利于排除銅箔與基板之間粘合劑受熱產(chǎn)生揮發(fā)性氣體。在貫穿的零件腳上 (DIPPIN) 鋪的銅箔最好也用熱焊盤 (thermal) 處理；應避免虛焊，提高良品率。 輸入與輸出的邊線應避免相臨平行，以避免產(chǎn)生反射干擾；必要時加地線隔離。兩相鄰層的布線要互相垂

39、直，平行容易產(chǎn)生耦合。 對于1/0，最好能夠把各自參考平面的不同區(qū)域分割開，使不同的1/O信號不會相互之間干擾。 增強防靜電 ESD 功能的 PCB 設計方法 ESD 對 PCB 板的正常使用帶來一定的困擾，因此，在PCB 設計過程中，就應注意實現(xiàn)防 ESD 設計。在 PCB 板的設計當中，可以通過分層、恰當?shù)牟季植季€和安裝實現(xiàn) PCB 的抗 ESD 設計。在設計過程中，通過預測 可以將絕大多數(shù)設計修改僅限于增減元器件。通過調(diào)整 PCB 布局布線，能夠很好地防范 ESD。 來自人體、環(huán)境甚至電子設備內(nèi)部的靜電對于精密的半導體芯片會造成各種損傷，例如穿透元器件內(nèi)部薄的 絕緣層；損毀 MOSFET

40、 和 CMOS 元器件的柵極； CMOS 器件中的觸發(fā)器鎖死；短路反偏的 PN 結(jié)；短路正 向偏置的 PN 結(jié)；熔化有源器件內(nèi)部的焊接線或鋁線。為了消除靜電釋放 (ESD) 對電子設備的干擾和破壞，需 要采取多種技術手段進行防范。 在PCB板的設計當中，可以通過分層、恰當?shù)牟季植季€和安裝實現(xiàn)PCB的抗ESD設計。在設計過程中，通 過預測可以將絕大多數(shù)設計修改僅限于增減元器件。通過調(diào)整PCB布局布線，能夠很好地防范 ESDo以下是 一些常見的防范措施。 盡可能使用多層 PCB，相對于雙面PCB而言，地平面和電源平面，以及排列緊密的信號線-地線間距能夠減 小共模阻抗和感性耦合，使之達到雙面PCB的

41、1/10到1/100。盡量地將每一個信號層都緊靠一個電源層或 地線層。對于頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB ，可以考慮使用內(nèi) 層線。 對于雙面 PCB 來說，要采用緊密交織的電源和地柵格。電源線緊靠地線，在垂直和水平線或填充區(qū)之間，要 盡可能多地連接。一面的柵格尺寸小于等于 60mm ，如果可能，柵格尺寸應小于 13mm 。 確保每一個電路盡可能緊湊。 盡可能將所有連接器都放在一邊。 如果可能，將電源線從卡的中央引入，并遠離容易直接遭受ESD 影響的區(qū)域。 在引向機箱外的連接器(容易直接被ESD擊中)下方的所有PCB層上，要放置寬的機箱地或者多邊形填充地，

42、并每隔大約 13mm 的距離用過孔將它們連接在一起。 在卡的邊緣上放置安裝孔，安裝孔周圍用無阻焊劑的頂層和底層焊盤連接到機箱地上。 PCB 裝配時， 不要在頂層或者底層的焊盤上涂覆任何焊料。 使用具有內(nèi)嵌墊圈的螺釘來實現(xiàn) PCB 與金屬機箱 /屏蔽層或接地面上支架的緊密接觸。 在每一層的機箱地和電路地之間，要設置相同的“隔離區(qū)”；如果可能，保持間隔距離為0.64mm 。 在卡的頂層和底層靠近安裝孔的位置， 每隔 100mm 沿機箱地線將機箱地和電路地用 1.27mm 寬的線連接在 一起。與這些連接點的相鄰處，在機箱地和電路地之間放置用于安裝的焊盤或安裝孔。這些地線連接可以用 刀片劃開，以保持開

43、路，或用磁珠 /高頻電容的跳接。 如果電路板不會放入金屬機箱或者屏蔽裝置中，在電路板的頂層和底層機箱地線上不能涂阻焊劑，這樣它們 可以作為 ESD 電弧的放電極。 要以下列方式在電路周圍設置一個環(huán)形地： (1) 除邊緣連接器以及機箱地以外，在整個外圍四周放上環(huán)形地通路。 (2) 確保所有層的環(huán)形地寬度大于 2.5mm 。 (3) 每隔 13mm 用過孔將環(huán)形地連接起來。 (4) 將環(huán)形地與多層電路的公共地連接到一起。 (5) 對安裝在金屬機箱或者屏蔽裝置里的雙面板來說，應該將環(huán)形地與電路公共地連接起來。不屏蔽的雙面電 路則應該將環(huán)形地連接到機箱地，環(huán)形地上不能涂阻焊劑，以便該環(huán)形地可以充當ES

44、D 的放電棒，在環(huán)形地 (所有層 )上的某個位置處至少放置一個0.5mm 寬的間隙，這樣可以避免形成一個大的環(huán)路。信號布線離環(huán)形 地的距離不能小于 0.5mm 。 幾種光源控制電路設計介紹 1、八路流水燈控制器的設計 本控制器的主要功能是完成八路彩燈(包括橋梁燈、護欄燈以及各種大型廣告招牌的霓虹燈)的控制。本控 制器電路可分為 5V 電源、 555 振蕩電路、計數(shù)器、程序存儲器 EPROM 、可控硅觸發(fā)電流驅(qū)動電路。 555振蕩電路如圖所示，一個脈沖周期中高電平脈沖寬度T1=ln* ( R1+R2 ) *C，低電平寬度T2=ln*R2*C , 脈沖周期 Tw=T1+T2 。 用 NPN 型三極

45、管 9013 放大可控硅的觸發(fā)電流。 D 為高電平時 9013 飽和導通，電流經(jīng)過可控硅的 T1 、G 極和 9013 的集射極流向地端；低電平時 9013 截止，可控硅關斷。為了使 9013 工作在開關狀態(tài)，其基極限 流電阻不宜取得過大，一般取 100 或 200 歐姆。為了減輕 7805 的負載， 9013 集電極電源 VCC 由變壓器輸 出的 9V 電壓經(jīng)過 4 個二極管橋整提供，而不是由 7805 提供，集電極限流電阻為 100 歐，其消耗功率為 P= ( 0.9*V ) *(0.9*V ) /R=0.64W, 驅(qū)動電流 I 為 0.81A ， V 為變壓器輸出電壓 9V。 2、霓虹燈

46、的 7 彩漸變控制器的設計 7 彩漸變的主要原理是，三基色混色實現(xiàn) 7 種顏色的變化，漸變則采用輸出波形的脈寬調(diào)制，即霓虹燈導通 的占空比，在掃描速度很快的情況下利用人眼的惰性達到漸變的效果。 此電路的電源、計數(shù)、程序存儲部分與前面的一樣。由于可控硅的性能，即使在觸發(fā)電壓電流都變?yōu)榱銜r， 只有交變電壓到來是才會關斷，固輸出控制開關采用 N 溝道的場效應開關管 IRF460 ，驅(qū)動也由原來的電流 驅(qū)動改為電壓驅(qū)動。如圖，當 D 為高電平時， 9013 飽和導通， Vce 約為零伏，場效應開關管的柵源極電壓 也為零伏，場效應開關管關斷；當 D 為低電平時， 9013 截止， Vce 等于 VCC

47、的電壓，場效應開關管的柵源 電壓也為VCC，此時場效應開關管導通。 由于此電路輸出的是直流電，固不能接變壓器是電感的霓虹燈變壓器，只能接電子變壓器。 解析 PCB 電源供電系統(tǒng)設計 電源供電系統(tǒng)(PDS)的分析與設計在高速電路設計領域，特別是在計算機、半導體、通信、網(wǎng)絡和消費電子產(chǎn) 業(yè)中正變得越來越重要。隨著超大規(guī)模集成電路技術不可避免的進一步等比縮小，集成電路的供電電壓將會 持續(xù)降低。隨著越來越多的生產(chǎn)廠家從 130nm 技術轉(zhuǎn)向 90nm 技術，可以預見供電電壓會降到 1.2V ，甚至 更低，而同時電流也會顯著地增加。從直流 IR 壓降到交流動態(tài)電壓波動控制來看，由于允許的噪聲范圍越來 越

48、小，這種發(fā)展趨勢給電源供電系統(tǒng)的設計帶來了巨大的挑戰(zhàn)。 PCB 電源供電系統(tǒng)設計概覽 通常在交流分析中，電源地之間的輸入阻抗是用來衡量電源供電系統(tǒng)特性的一個重要的觀測量。對這個觀測 量的確定在直流分析中則演變成為 IR 壓降的計算。無論在直流或交流的分析中，影響電源供電系統(tǒng)特性的因 素有： PCB 的分層、電源板層平面的形狀、元器件的布局、過孔和管腳的分布等等。 電源地之間的輸入阻抗概念就可以應用在對上述因素的仿真和分析中。比如，電源地輸入阻抗的一個非常廣 泛的應用是用來評估板上去耦電容的放置問題。隨著一定數(shù)量的去耦電容被放置在板上，電路板本身特有的 諧振可以被抑制掉，從而減少噪聲的產(chǎn)生，還可

49、以降低電路板邊緣輻射以緩解電磁兼容問題。為了提高電源 供電系統(tǒng)的可靠性和降級系統(tǒng)的制造成本，系統(tǒng)設計工程師必須經(jīng)?？紤]如何經(jīng)濟有效地選擇去耦電容的系 統(tǒng)布局。 高速電路系統(tǒng)中的電源供電系統(tǒng)通?？梢苑殖尚酒⒓呻娐贩庋b結(jié)構(gòu)和 PCB 三個物理子系統(tǒng)。芯片上的電 源柵格由交替放置的幾層金屬層構(gòu)成，每層金屬由 X 或 Y 方向的金屬細條構(gòu)成電源或地柵格，過孔則將不同 層的金屬細條連接起來。 對于一些高性能的芯片， 無論內(nèi)核或是 IO 的電源供電都集成了很多去耦單元。 集成電路封裝結(jié)構(gòu)， 如同一個 縮小了的PCB,有幾層形狀復雜的電源或地平板。在封裝結(jié)構(gòu)的上表面，通常留有去耦電容的安裝位置。PCB

50、則通常含有連續(xù)的面積較大的電源和地平板，以及一些大大小小的分立去耦電容元件，及電源整流模塊 (VRM) 。邦定線、 C4 凸點、焊球則把芯片、封裝和 PCB 連接在了一起。整個電源供電系統(tǒng)要保證給各個集 成電路器件提供在正常范圍內(nèi)穩(wěn)定的電壓。然而，開關電流和那些電源供電系統(tǒng)中寄生的高頻效應總是會引 入電壓噪聲。其電壓變化可以由下式計算得到： 這里AV是在器件處觀測到的電壓波動，【 是開關電流。Z是在器件處觀測到的整個電源供電系統(tǒng)電源與地 之間的輸入阻抗。為了減小電壓波動，電源與地之間要保持低阻。在直流情況下，由于Z變成了純電阻，低 阻就對應了低的電源供電 IR 壓降。在交流情況下，低阻能使開關

51、電流產(chǎn)生的瞬態(tài)噪聲也變小。當然，這就需 要 Z 在很寬的頻帶上都要保持很小。 注意到電源和地通常用來作為信號回路和參考平面，因此電源供電系統(tǒng)與信號分布系統(tǒng)之間有著很緊密的關 系。然而，由于篇幅的限制，同步開關噪聲 (IOSSO) 引入的電源供電系統(tǒng)的噪聲現(xiàn)象和電流回路控制問題將 不在這里討論。以下幾節(jié)將忽略信號系統(tǒng)，而單純注重電源供電系統(tǒng)的分析。 直流 IR 壓降 由于芯片的電源柵格 (PowerGrid) 的特征尺寸很小 (幾微米甚至更小 )，芯片內(nèi)的電阻損耗嚴重，因此芯片內(nèi)的 IR 壓降已經(jīng)被廣泛地研究。而在下面幾種情況下， PCB 上的 IR 壓降(在幾十到幾百毫伏的范圍內(nèi) )對高速系統(tǒng)

52、 設計同樣會有較大的影響。 電源板層上有 Swiss-Chess 結(jié)構(gòu)、 Neck-Down 結(jié)構(gòu)和動態(tài)布線造成的板平面被分割等情況；電源板層上電 流通過的器件管腳、過孔、焊球、 C4 凸點的數(shù)量不夠，電源平板厚度不足，電流通路不均衡等；系統(tǒng)設計需 要低電壓、大電流，又有較緊的電壓浮動的范圍。 例如，一個高密度和高管腳數(shù)的器件由于有大量的過孔和反焊盤，在芯片封裝結(jié)構(gòu)及 PCB 的電源分配層上往 往會形成所謂的 Swiss-Chess 結(jié)構(gòu)效應。 Swiss-Chess 結(jié)構(gòu)會產(chǎn)生很多高阻性的微小金屬區(qū)域。根據(jù)由于電 源供電系統(tǒng)中有這樣的高阻電流通路，送到 PCB 上元器件的電壓或電流有可能會低

53、于設計要求。因此一個好 的直流 IR 壓降仿真模擬是估計電源供電系統(tǒng)允許壓降范圍的關鍵。 通過各種各樣可能性的分析為布局布線前 后提供設計方案或規(guī)則。 布線工程師、系統(tǒng)工程師、信號完整性工程師和電源設計工程師還可以將 IR 壓降分析結(jié)合在約束管理器 （constraintmanager） 中，作為對 PCB 上每一個電源和地網(wǎng)表進行設計規(guī)則核查的最終檢驗工具（DRC） 。這 種通過自動化軟件分析的設計流程可以避免靠目測，甚至經(jīng)驗所不能發(fā)現(xiàn)的復雜電源供電系統(tǒng)結(jié)構(gòu)上的布局 布線問題。圖 2 展示了 IR 壓降分析可以準確地指出一高性能 PCB 上電源供電系統(tǒng)中關鍵電壓電流的分布。 交流電源地阻抗分

54、析 很多人知道一對金屬板構(gòu)成一個平板電容器，于是認為電源板層的特性就是提供平板電容以確保供電電壓的 穩(wěn)定。在頻率較低，信號波長遠遠大于平板尺寸時，電源板層與地板的確構(gòu)成了一個電容。 然而，當頻率升高時，電源板層的特性開始變得復雜了。更確切地說，一對平板構(gòu)成了一個平板傳輸線系統(tǒng)。 電源與地之間的噪聲， 或與之對應的電磁場遵循傳輸線原理在板之間傳播。 當噪聲信號傳播到平板的邊緣時， 一部分高頻能量會輻射出去，但更大一部分能量會反射回去。來自平板不同邊界的多重反射構(gòu)成了 PCB 中的 諧振現(xiàn)象。 圖1 :三種設置情況下 PowerSI計算得到的PCB輸入阻抗曲線。（a）不包含電源整流模塊；（b）包含

55、電源整流 模塊；（c）包含電源整流模塊和一些去耦電容 在交流分析中， PCB 的電源地阻抗諧振是個特有的現(xiàn)象。圖 3 展示了一對電源板層的輸入阻抗。為了比較， 圖中還畫了一個純電容和一個純電感的阻抗特性。板的尺寸是30cm x 20cm，板間間距是100um，填充介 質(zhì)是 FR4 材料。板上的電源整流模塊用一個 3nH 的電感來代替。 顯示純電容阻抗特性的是一個 20nF 的電容。 從圖上可以看出，在板上沒有電源整流模塊時，在幾十兆的頻率范圍內(nèi)，平板的阻抗特性（紅線）和電容（藍線） 一樣。在 100MHz 以上，平板的阻抗特性呈感性 （沿著綠線 ）。到了幾百兆的頻率范圍后，幾個諧振峰的出現(xiàn) 顯

56、示了平板的諧振特性，這時平板就不再是純感性的了。 至此，很明顯，一個低阻的電源供電系統(tǒng) （ 從直流到交流 ）是獲得低電壓波動的關鍵：減少電感作用，增加電容 作用，消除或降低那些諧振峰是設計目標。 為了降低電源供電系統(tǒng)的阻抗，應遵循以下一些設計準則： 1. 降低電源和地板層之間的間距； 2. 增大平板的尺寸； 3. 提高填充介質(zhì)的介電常數(shù)； 4. 采用多對電源和地板層。 然而，由于制造或一些其他的設計考慮，設計工程師還需要用一些較為靈活的有效的方法來改變電源供電系 統(tǒng)的阻抗。為了減小阻抗并且消除那些諧振峰，在 PCB 上放置分立的去耦電容便成為常用的方法。 圖 1 顯示了在三種不同設置下，用 S

57、igrityPowerSI 計算得到的電源供電系統(tǒng)的輸入阻抗： a. 沒有電源整流模塊，沒有去耦電容放置在板上。 b. 電源整流模塊用短路來模擬，沒有去耦電容放置在板上。 c. 電源整流模塊用短路來模擬，去耦電容放置在板上。 從圖中可見， 例子 a 藍線， 在集成電路芯片的位置處觀測到的電源供電系統(tǒng)的輸入阻抗在低頻時呈現(xiàn)出容性。 隨著頻率的增加，第一個自然諧振峰出現(xiàn)在 800MHz 的頻率處。此頻率的波長正對應了電源地平板的尺寸。 例子 b 的綠線，輸入阻抗在低頻時呈現(xiàn)出感性。這正好對應了從集成電路芯片的位置到電源整流模塊處的環(huán) 路電感。這個環(huán)路電感和平板電容一起引入了在 200MHz 的諧振

58、峰。 例子 c 的紅線，在板上放置了一些去耦電容后，那個 200MHz 的諧振峰被移到了很低的頻率處 （20MHz） ， 并且諧振峰的峰值也降低了很多。第一個較強的諧振峰則出現(xiàn)在大約1GHz 處。由此可見，通過在 PCB 上放 置分立的去耦電容，電源供電系統(tǒng)在主要的工作頻率范圍內(nèi)可以實現(xiàn)較低的并且是平滑的交流阻抗響應。因 此，電源供電系統(tǒng)的噪聲也會很低。 圖 2：針對不同結(jié)構(gòu)仿真計算得到的輸入阻抗。不考慮芯片和封裝結(jié)構(gòu)（紅線 ）；考慮封裝結(jié)構(gòu) （藍線）；考慮芯 片、封裝和電路板 （綠線 ）。 在板上放置分立的去耦電容使得設計師可以靈活地調(diào)整電源供電系統(tǒng)的阻抗，實現(xiàn)較低的電源地噪聲。 然而， 如

59、何選擇放置位置、選用多少以及選用什么樣的去耦電容仍舊是一系列的設計問題。因此，對一個特定的設 計尋求最佳的去耦解決方案， 并使用合適的設計軟件以及進行大量的電源供電系統(tǒng)的仿真模擬往往是必須的。 協(xié)同設計概念 圖 1 實際上還揭示了另一個非常重要的事實， 即 PCB 上放置分立的去耦電容的作用頻率范圍僅僅能達到幾百 兆赫茲。 頻率再高， 每個分立去耦電容的寄生電感以及板層和過孔的環(huán)路電感（電容至芯片 ）將會極大地降低去 耦效果，僅僅通過 PCB 上放置分立的去耦電容是無法進一步降低電源供電系統(tǒng)的輸入阻抗的。從幾百兆赫茲 到更高的頻率范圍，封裝結(jié)構(gòu)的電源供電系統(tǒng)的板間電容，以及封裝結(jié)構(gòu)上放置的分立

60、去耦電容將會開始起 作用。到了 GHz 頻率范圍，芯片內(nèi)電源柵格之間的電容以及芯片內(nèi)的去耦電容是唯一的去耦解決方案。 圖 2 顯示了一個例子， 紅線是一個 PCB 上放置一些分立的去耦電容后得到的輸入阻抗。 第一個諧振峰出現(xiàn)在 600MHz 到 700MHz 。在考慮了封裝結(jié)構(gòu)后，附加的封裝結(jié)構(gòu)的電感將諧振峰移到了大約 450MHz 處，見 藍線。在包括了芯片電源供電系統(tǒng)后，芯片內(nèi)的去耦電容將那些高頻的諧振峰都去掉了，但同時卻引入了一 個很弱的 30MHz 諧振峰，見綠線。這個 30MHz 的諧振在時域中會體現(xiàn)為高頻翻轉(zhuǎn)信號的中頻包絡上的一 個電壓波谷。 芯片內(nèi)的去耦是很有效的，但代價卻是要用