IMPACT軟件使用資料

1、Xilinx IMPACT工具使用IMPACT541 iMPACT 綜述與基本操作1. iMPACT 簡介iMPACT支持4種下載模式：邊界掃描，從串模式、SelectMap模式以及Desktop配置模式。從串模式是一種常用配置電路，可用USB 口或并口完成配置。SelectMap模式是一種并行配置模式，速度快，但需要使用多個信號管腳。Desktop模式是一種高速配 置模式，可配置 FPGA、PROM以及SystemACE，但需要專用的硬件設(shè)備。在實際中， 由于邊界掃描模式標準統(tǒng)一、設(shè)備簡單，且可通過JTAG鏈路配置FPGA、CPLD以及PROM，使用最為廣泛。因此本節(jié)主要基于邊界掃描模式來介

2、紹IMPACT的使用方法。當(dāng)設(shè)計完成后，ISE調(diào)用BitGEN程序把布局布線后的.ncd文件轉(zhuǎn)化成.bit文件，包括 了配置數(shù)據(jù)和配置指令。如果使用 JTAG模式，可直接將.bit文件通過iMPACT文件配 置到FPGA芯片中。如果要用其它模式配置 FPGA,則需要通過iMPACT進行格式轉(zhuǎn)化， 生成.mcs、.exo以及.hex等文件格式，表 M對常用的配置文件進行比較和說明。對于FPGA器件，iMPACT能夠直接將.bit位流文件下載到芯片中，或者將其轉(zhuǎn)換為PROM 器件的EXO/MCS文件格式，并下載到PROM芯片中。2. iMPACT用戶界面有兩種方法可以啟動iMPACT軟件，一種是在

3、ISE過程管理區(qū)中，點擊 Gen erateProgrammi ng File 前面的“ +號，再雙擊“ Con figure Device，在ISE環(huán)境下運行；另一 種是通過點擊 開始程序ISE9.1 Accessories iMPACT ”，在Windows環(huán)境下單獨運行。iMPACT 的用戶界面主要由 File、Edit、View、Operati ons、Optio ns、Output、Debug、 Window、Help菜單欄和常用工具欄組成。下面對常用的菜單欄操作進行簡要介紹。* File菜單File菜單包含了常見的文件操作，其中的“ I ni tialize Cha in用于自動完

4、成邊界掃描JTAG鏈上的器件類型和數(shù)目； “ Export Project to CDF用于把向前項目信息保存到CDF(Chain Description File )文件中。* Edit菜單Edit菜單包含了常用的配置操作，其中的“ Add Device用于手動創(chuàng)建JTAG掃描鏈時添加 PROM或FPGA芯片；“Assign Configuration File 用于指定配置文件；“EDITROM”用于修改和刪除 PROM芯片；“ Preferenee用于設(shè)定iMPACT的通用選項。* View菜單View菜單包含了各個窗口顯示 /關(guān)閉的操作。 Operations 菜單Operations

5、菜單包含了配置、驗證、擦除以及各類驗證操作。其中“ Program用于對器件編程，下載相應(yīng)的配置文件；“Verify用于驗證下載是否正確；“Erase用于擦除FPGA或PROM芯片內(nèi)的內(nèi)容。* Options 菜單Options菜單包含編程、擦除以及回讀等選項。* Output 菜單Output菜單包含了常用的電纜操作。其中“Cable Auto Conn ect用于電纜自動連接；“Disconnect All Cables用于斷開所有電纜* Debug菜單Debug菜單包含了 JTAG掃描連所有的調(diào)試操作。其中“ Start/Stop Debug Chain用于啟動或停止調(diào)試；“Chain

6、Integrity Test用于掃描立案完整性測試；“ IDCODE Test用于IDCODE測試。* Window 菜單Window菜單包含了窗口管理操作，如關(guān)閉窗口、上一下/下一個窗口等。* Help菜單Help菜單包含了 iMPACT的在線幫助和版本信息。542 使用IMPACT創(chuàng)建配置文件一個設(shè)計經(jīng)過綜合、實現(xiàn)之后，需要為器件生成相應(yīng)的編程文件。ISE中內(nèi)嵌了比特流生成器，可生成 FPGA以及PROM格式文件，從而實現(xiàn)動態(tài)配置，并驗證數(shù)據(jù)是否正 確。由于Xilinx FPGA支持多種配置模式，因此在完成數(shù)據(jù)配置之前，需要選擇一個合 適的模式，以避免出現(xiàn)編程錯誤1.配置參數(shù)設(shè)置窗口在過程

7、窗口中，選中Generate Programming File 并單擊右鍵打開Process Properties窗口，在其中可完成對各類編程參數(shù)的選擇和配置。(1) 通用參數(shù)設(shè)置窗口通用參數(shù)設(shè)置窗口如圖 5-36所示，主要選擇配置文件的格式以及各種校驗規(guī)則。圖5-36 通用參數(shù)(Ge neral Optio ns )設(shè)置窗口其中相應(yīng)的選項說明如下:* Run Design Rules Checker ( DRC):運行設(shè)計規(guī)則校驗。建議使用該功能，在位流文件生成中進行規(guī)則校驗，這樣可對NCD文件進行評估。其默認值為選中。* Creat Bit File :創(chuàng)建位流文件。用于設(shè)計在實現(xiàn)后生成可

8、配置的比特文件。其默認 值為選中。* Creat Bin ary Con figuration File:創(chuàng)建二進制配置文件。其默認值為不選中。* Creat ASCII Configuration File :創(chuàng)建 ASCII配置文件。其默認值為不選中。* Creat IEEE 1532 Configuration File :創(chuàng)建符合 IEEE 1532 標準的配置文件，僅對 Virtex系列芯片有關(guān)。其默認值為不選中。* Creat BitStream Compression :使能比特文件壓縮功能，可節(jié)約PROM的存儲空間。其默認值為不選中。* En able Debugg ing o

9、f Serial Mode BitStream:使能比特文件的調(diào)試功能。其默認值為不選中。* Enable Cyclic Redundancy Checking( CRC):使能循環(huán)冗余校驗，在配置數(shù)據(jù)中添加4位校驗碼。其默認值為不選中。(2) 配置參數(shù)設(shè)置窗口配置參數(shù)設(shè)置窗口如圖 5-37所示，主要完成配置電路所用管腳內(nèi)部電阻的選擇。配置參數(shù)(Con figuration Optio ns )設(shè)置窗口圖 5-37其相應(yīng)的選項說明如下:* Con figuration Rate :配置數(shù)據(jù)速率。其默認值為4Mbps。* Con figurati on Clk ( Co nfiguration

10、Pi ns ):用于選擇配置時鐘管腳CCLK內(nèi)部是否使用上拉電阻，有“Pull up和“Float兩種選擇。選擇上拉可以減小時鐘信號線上的干擾信號，默認值為選擇內(nèi)部上拉。* Con figuration Pin M0 :用于選擇模式控制管腳M0的內(nèi)部電阻阻值，有“ Pull Up、”“ Floa和 ”“ Pull Down種選擇，分別對應(yīng)著上拉、懸空和下拉，其電阻值的范圍為50 100 ，上拉和下拉能在一定程度上減小干擾。默認值為選擇內(nèi)部上拉。* Con figuration Pin M1:用于選擇模式控制管腳M1的內(nèi)部電阻阻值。同M0的說明。* Con figuration Pin M2:用

11、于選擇模式控制管腳M2的內(nèi)部電阻阻值。同M0的說明* Con figuration Pin Program :用于選擇編程控制管腳PROG的內(nèi)部電阻阻值， 有“ PullUp”、“ Float和”“ Pull Down種選擇，分別對應(yīng)著上拉、懸空和下拉，上拉和下拉能 在一定程度上減小干擾，避免非法操作。默認值為選擇內(nèi)部上拉。* Con figuration Pin Done :用于選擇DONE管腳的內(nèi)部電阻阻值，有“ Pull Up “Float和“Pull Down ”種選擇，分別對應(yīng)著上拉、懸空和下拉，其電阻值的范圍為 2 18 。 由于DONE信號為集電極開路輸出，必須有終端電阻才能正常

12、工作，如果外部電路中沒有上拉電阻，則必須選擇“Pull Up ;”同樣，在選擇 “Float時，要保證外部電路中已有上拉電阻。* Con figurati on Pin Init* Con figurati on Pin CS* Con figurati on Pin Din Con figurati on Pin Busy Con figurati on Pin RdWr JTAG Pin TCK :用于選擇JTAG時鐘管腳TCK的內(nèi)部電阻阻值， 有“ Pull Up “Float 和“Pull Down ”種選擇，分別對應(yīng)著上拉、懸空和下拉，建議選擇內(nèi)部上拉。默認 值為選擇內(nèi)部上拉。 JT

13、AG Pin TDI :用于選擇JTAG輸入數(shù)據(jù)管腳 TDI的內(nèi)部電阻阻值，同TCK的說明。 JTAG Pin TDO :用于選擇JTAG輸出數(shù)據(jù)管腳 TDO的內(nèi)部電阻阻值，同TCK的說明。JTAG Pin TMS :用于選擇JTAG測試模式選擇管腳 TMS的內(nèi)部電阻阻值，同 TCK 的說明。Unused IO Pins :用于選擇未用管腳的內(nèi)部電阻選擇，同TCK的說明。默認值為FFFFFFFFo User ID Code (8 Digital Hexadecimal ):用戶碼身份輸入，其格式為8個16進制數(shù)。 DCI Update Mode :用于選擇設(shè)計 DCI進行阻抗調(diào)整的模式，有“

14、As Required、”“Co nti nuous和” Quie(Off) ”3申選擇，分別對應(yīng)著僅在需要時調(diào)整阻抗、連續(xù)調(diào)整阻抗以及達到初始后便不再調(diào)整阻抗的3種模式。默認值為“As Required。(3) 配置啟動參數(shù)設(shè)置窗口配置啟動參數(shù)設(shè)置窗口如圖5-38所示，主要完成配置電路時鐘信號以及時鐘驅(qū)動方案的選擇。圖5-38配置啟動參數(shù)(Startup Options )設(shè)置窗口注意：圖M的配置窗口對于不同系列的FPGA芯片是略存區(qū)別的。對于早期的Virtex和 Spartan-2 系列，還會有 “Release Set/Reset( Output Events )等選項，用于設(shè)置多 少個

15、時鐘周期后，復(fù)位/置位內(nèi)部鎖存器、觸發(fā)器。其相應(yīng)的選項說明如下：* FPGA Start-Up Clock :用于選擇 FPGA 芯片的配置時鐘，有“ CCLK “ User Clock 和“JTAG Clock”個可選項。當(dāng)配置模式為主模式時，則配置時鐘由FPGA芯片生成；當(dāng)配置模式為從模式時，則配置時鐘由外部提供。當(dāng)配置PROM器件時，必須選擇CCLK時鐘；當(dāng)選擇JTAG模式的配置時鐘，該時鐘由 JTAG接口 TCK信號提供。用 戶自定義的配置時鐘 User Clock目前很少使用。默認值為 CCLK。* Enable Internal Done Pipe :用于選擇是否等待插入的延遲信號

16、CFG_DONE后，DONE管腳有效，對于高速配置方案非常有效。默認值為不選擇。* Done( Output Events):用于設(shè)置多少個 CFG_DONE周期后，使DONE信號有效。 默認值為4。* Enable Outputs ( Output Events ):用于設(shè)置多少個時鐘周期后，將輸入、輸出管腳從三態(tài)條件釋放到實際的輸入、輸出結(jié)構(gòu)。默認值為5。* Release Write Enable ( Output Events ):用于設(shè)置多少個時鐘周期后，釋放全局寫信號到觸發(fā)器和存儲器。如果選擇“Done參數(shù)，表示當(dāng)Done腳為高時，釋放寫使能信號；選擇“Keep”，用于保持當(dāng)前的寫

17、使能信號。默認值為6。* Release DLL ( Output Events ):用于設(shè)置等待多少個時鐘周期后，DLL輸出有效。默認值為“ No Wait。4 Match Cycle :用于設(shè)置是否等到 DCI匹配后，再進入啟動周期。默認值為“ No Wait?！? Drive Done Pin High :用于設(shè)置是否將 Done置高。默認值為不選中。(4) 回讀方式參數(shù)設(shè)置窗口圖5-39回讀方式參數(shù)(Raedback Options )設(shè)置窗口其相應(yīng)的選項說明如下： Security :用于設(shè)置是否在回讀和重新配置數(shù)據(jù)時設(shè)置保護模式，有“ EnableReadback and Reco

18、n figurati on、 “ DiSable Readback 禾口 “Disable Readback andReco nfiguration個選3,分別對應(yīng)著使能回讀和重新配置數(shù)據(jù)、禁止回讀以及禁止回讀和重新配置數(shù)據(jù)。其中，禁止回讀和重配置是處于對設(shè)計保護考慮的；回讀 執(zhí)行時，需要由 M0/RTRIG腳產(chǎn)生一個上升沿來啟動，需要一個外部的邏輯電路驅(qū) 動CCLK時鐘，以回讀！RDATA管腳上的每一位數(shù)據(jù)。 Create ReedBack Data Files :用于創(chuàng)建回讀文件。默認值為不選中。 Allow SelectMAP Pins to Persist :用于配置完成后是否保留Se

19、lectMAP配置模式的配置管腳。使能時，可利用其完成數(shù)據(jù)的回讀，否則當(dāng)配置完成后，配置管腳將被釋放，變成用戶管腳。默認值為不保留配置管腳。 Creat Logic Allocati on File :用于配置是否建立一個邏輯定位文件。該文件包含了鎖存器、觸發(fā)器、輸入輸出管腳的位流位置和塊存儲器的位流位置。默認值為不選中。 Creat Mask File :用于配置是否選擇建立屏蔽文件，用于確定位流文件中的一些位。 默認值為不選擇。(5) 加密參數(shù)設(shè)置窗口圖5-40加密參數(shù)(Encryption Options )設(shè)置窗口其相應(yīng)的選項說明如下:* En crypt Bitstream* Key

20、 0 ( Hex String )* In put En crypti on Key File2 .生成FPGA比特配置文件的操作FPGA配置文件主要用于調(diào)試階段快速地通過JTAG模式配置FPGA,斷電后芯片內(nèi)的邏輯立刻消失，每次上電都需要重新配置。該操作比較簡單，首先，根據(jù)在配置啟動 參數(shù)中選擇配置時鐘為JTAG CLK,否則會產(chǎn)生警告，配置過程容易出錯；其次，直接點擊過程區(qū)的 Gen erate Programmi ng File 即可，如圖 5-41所示。圖5-41創(chuàng)建FPGA配置文件示意圖3 .生成PROM比特配置文件的操作只有生成PROM文件并下載PROM芯片中，才能保證 FPGA上

21、電后自動加載邏輯并正 常工作。和生成 FPGA配置文件相比，生成 PROM配置文件較為麻煩，下面對其進行 詳細說明。1）將設(shè)計經(jīng)過前仿、綜合、實現(xiàn)以及后仿，確保設(shè)計無誤。單擊過程管理區(qū)中“ Gen erateProgrammi ng File 前面的 “ +號,雙擊 “ Gen erate PROM ACE， or JTAG File 運行文件 生成工具，彈出的文件界面如圖5-42所示。圖5-43選擇圖5-42 PROM配置文件生成工具界面PROM芯片的類型和文件格式2）單擊“ Nex按鈕，進入PROM器件選擇界面，如圖 5-43所示。下面以 Xilinx PROM 為例進行說明。選中Xili

22、nx PROM，在文件格式 “PROM File Format中選擇EXO,將PROM 配置文件的名字改成 “sqrt_test，確定PROM的存放位置。3） 點擊“ Nex按鈕，選擇PROM器件的型號，如圖 5-44所示?？梢赃x中 “ Auto Select PROM選項，由iMPACT自動選擇合適的 PROM芯片，也可以手動在 “ Select a PROM 選項的下拉框中選擇合適的PROM芯片，然后單擊“Add按鈕添加選中的器件。 可根據(jù) 需要反復(fù)多次，添加多個 PROM芯片。此外，對于 XCF08P以上的批ROM芯片，還可 以使能修改和壓縮功能。圖 5-45圖5-44選擇PROM芯片的

23、型號PROM配置文件生成器綜合信息顯示窗口4）單擊“ Next,進入PROM文件綜合信息顯示窗口，如圖5-45所示。如果確認信息無誤，單擊“Fi nish，”進入后續(xù)步驟；否則返回前面進行修改。圖5-46比特文件選擇界面6）選擇相應(yīng)的文件后，單擊打開”按鈕，將其加載。此時，iMPACT會根據(jù)加載的bit文件所對應(yīng)的FPGA芯片計算PROM的容量，如果 PROM容量不夠，會主動提醒用戶 修改PROM型號或者添加更多的 PROM芯片；如果容量富裕，則會給出PROM的容量利用率，如圖5-47所示。例如，圖中給出的設(shè)計使用了 81.66%的PROM容量。此時， 還可以在PROM、FPGA器件的圖標上點

24、擊右鍵分別更新芯片型號和相應(yīng)的.bit文件。圖5-47 PROM容量顯示界面7 ）在iMPACT的過程管理窗口，雙擊“ Gen erate File, iMPACT會自動創(chuàng)建 PROM配置文件?；蛟赑ROM上點擊右鍵，選擇“ Gen erate File也可完成。當(dāng)配置文件創(chuàng)建成功后， 顯示文件大小以及所占 PROM的容量，并在iMPACT界面上顯示 “PROM File Generation Succeeded，如圖 5-48 所示。圖5-48 PROM配置文件創(chuàng)建成功提示界面543 使用IMPACT 配置芯片利用iMPACT配置芯片的操作流程見 434節(jié)，這里就不再重復(fù)說明。5.4.4 FPGA 配置失敗的常見問題在配置FPGA器件時，經(jīng)常會