集成電路設(shè)計論文--劉強-20111060190

1、集成電路設(shè)計導(dǎo)論期末論文 4路數(shù)據(jù)選擇器電路設(shè)計、仿真與版圖設(shè)計 學(xué)院：信息學(xué)院 專業(yè)：電子信息工程 姓名：劉 強 學(xué)號：20111060189 任課老師：梁竹關(guān)摘 要 數(shù)據(jù)選擇器是在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路選出來的電路，也稱多路選擇器或多路開關(guān)。其在數(shù)字電路中具有廣泛的應(yīng)用。同時MOS門電路：以MOS管作為開關(guān)元件構(gòu)成的門電路。尤其是CMOS門電路具有制造工藝簡單、集成度高、抗干擾能力強、功耗低、價格便宜等優(yōu)點，得到了十分迅速的發(fā)展。所以本次實驗討論的是CMOS4路數(shù)據(jù)選擇器。首先，將從電路的工作原理方面介紹CMOS4路數(shù)據(jù)選擇器的裸機功能及其電路工作原理。了解其工作原

2、理是進行仿真和版圖設(shè)計的基礎(chǔ)。了解其工作原理后，本次實驗利用LTspice IV 軟件對設(shè)計的CMOS4路數(shù)據(jù)選擇器進行仿真，以證實設(shè)計的正確性。LTspice IV 軟件是一個仿真功能非常強大的軟件，基本所有的器件和電路都可以用此軟件進行設(shè)計和仿真。經(jīng)過仿真，此設(shè)計的CMOS反相器的功能得以實現(xiàn)，實現(xiàn)輸入與輸出的反向功能。最后版圖設(shè)計，將采用Lasi 軟件畫出符合工業(yè)設(shè)計的CMOS4路數(shù)據(jù)選擇器的版圖，同時在版圖設(shè)計時采用結(jié)構(gòu)化和層次化的設(shè)計思想，從而簡化版圖的設(shè)計。利用Lasi 軟件，可以充分認識到，CMOS4路數(shù)據(jù)選擇器底層物質(zhì)的構(gòu)造，可以增加對其的了解，并且可以進一步完善對CMOS4路

3、數(shù)據(jù)選擇器的參數(shù)的設(shè)計。最終利用現(xiàn)在已有的規(guī)則對設(shè)計的版圖進行檢測，看其是否滿足現(xiàn)有的基本規(guī)則，經(jīng)過檢測，此次設(shè)計基本滿足設(shè)計規(guī)則。本實驗不僅對CMOS4路數(shù)據(jù)選擇器的基本功能進行了討論，并且對于其最基礎(chǔ)的物質(zhì)構(gòu)成也進行了相應(yīng)的設(shè)計和討論，使學(xué)者更加了解CMOS4路數(shù)據(jù)選擇器的工作原理，并掌握了CMOS4路數(shù)據(jù)選擇器的基本設(shè)計方法。關(guān)鍵詞：4路數(shù)據(jù)選擇器； Lasi； LTspice； 仿真； 版圖設(shè)計； 結(jié)構(gòu)化層次化設(shè)計 前 言1第一章、電路分析21、CMOS反相器22、CMOS與非門23、2選1數(shù)據(jù)選擇器34、4位數(shù)據(jù)選擇器4圖1.4 四位數(shù)據(jù)選擇器邏輯電路結(jié)構(gòu)4第二章、數(shù)據(jù)選擇器的電路仿

4、真51、CMOS反相器與CMOS與非門電路圖設(shè)計52、2選1數(shù)據(jù)選擇器電路圖63、4路數(shù)據(jù)選擇器電路仿真64、4路數(shù)據(jù)選擇器電路仿真結(jié)果分析8第三章、CMOS反相器的版圖設(shè)計81、NMOS管和PMOS管版圖設(shè)計92、CMOS反相器和CMOS與非門的版圖設(shè)計103、2選1數(shù)據(jù)選擇器版圖設(shè)計113、4路數(shù)據(jù)選擇器版圖設(shè)計114、焊盤的添加12第四章、結(jié)束語15前 言 當(dāng)今社會是一個電子信息的時代，電子設(shè)計當(dāng)然也是人們關(guān)注的一個焦點問題，怎樣設(shè)計出一些具有多方優(yōu)點的電路及其器件又是當(dāng)下需要解決的任務(wù)，但是這些優(yōu)點中，某些優(yōu)點又是相互矛盾的，怎樣設(shè)計達到最優(yōu)的效果又是一個值得解決的問題。 以MOS管作

5、為開關(guān)元件的門電路稱為MOS門電路。由于MOS型集成門電路具有制造工藝簡單、集成度高、功耗小以及抗干擾能力強等優(yōu)點，因此它在數(shù)字集成電路產(chǎn)品中占據(jù)相當(dāng)大的比例。與TTL門電路相比，MOS門電路的速度較低。MOS門電路有三種類型：使用P溝道管的PMOS電路、使用N溝道管的NMOS電路和同時使用PMOS和NMOS管的CMOS電路。其中CMOS性能更優(yōu)，因此CMOS門電路是應(yīng)用較為普遍的邏輯電路之一。利用CMOS邏輯電路就可以設(shè)計出各種功能的邏輯電路，與非門就是其中比較簡單的一種。CMOS電路的優(yōu)點:（1）微功耗。CMOS電路靜態(tài)電流很小，約為納安數(shù)量級。（2）抗干擾能力很強。輸入噪聲容限可達到VD

6、D/2。（3）電源電壓范圍寬，多數(shù)CMOS電路可在318V的電壓范圍內(nèi)正常工作。（4）輸入阻抗高。（5）負載能力強。CMOS電路可以帶50個同類門以上。（6）邏輯擺幅大（低電平0V，高電平VDD）。第一章、電路分析1、CMOS反相器反相器邏輯符號和電路圖如圖1.1.圖1.1 CMOS反相器工作原理圖電路圖工作原理當(dāng)Ui=UIH=VDD,VTN導(dǎo)通,VTP截止,Uo=Uol0V當(dāng)Ui=UIL=0V時,VTN截止,VTP導(dǎo)通,UO=UOHVDD2、CMOS與非門與非門邏輯符號和電路圖如圖1.2. 圖1.2 CMOS與非門工作原理圖電路工作原理 下拉管由串聯(lián)的兩個NMOS組成，上拉管則由兩個并聯(lián)的P

7、MOS組成。兩個輸入信號A和B分別加在兩對互補的NMOS管和PMOS管的柵極上，輸出由他們的漏極引出。 當(dāng)兩個輸入端A和B都為高電平時，兩只NMOS下拉管都導(dǎo)通，而兩只PMOS上拉管都截止，電源Vdd到地之間沒有電流通路形成，輸出被導(dǎo)通的NMOS下拉管拉到低電平0，即輸出為低電平0.只要兩個輸入端A、B有低電平輸入，其相應(yīng)的PMOS上拉管導(dǎo)通，但NMOS下拉管截止，電源Vdd到地之間沒有電流通路形成，輸出被導(dǎo)通的PMOS上拉管拉到高電平Vdd。由此可知，該電路實現(xiàn)與非邏輯功能。3、2選1數(shù)據(jù)選擇器2選1數(shù)據(jù)選擇器功能表如表3.1 表3.1 2選1數(shù)據(jù)選擇器功能表得到2選1數(shù)據(jù)選擇器邏輯表達式為

8、由邏輯表達式得到圖1.3所示的2選1數(shù)據(jù)選擇器邏輯電路圖3.1 2選1數(shù)據(jù)選擇器邏輯電路4、4位數(shù)據(jù)選擇器圖1.4 四位數(shù)據(jù)選擇器邏輯電路結(jié)構(gòu) 第二章、數(shù)據(jù)選擇器的電路仿真1、CMOS反相器與CMOS與非門電路圖設(shè)計同樣，首先必須先正確安裝LTspice IV軟件。打開LTspice IV 軟件，按照CMOS管的電路連接原理，在LTspice IV軟件下，電路原理圖，并設(shè)置相應(yīng)的輸入、輸出節(jié)點且把需要的電源部分連接在相應(yīng)的位置，電路原理圖2.1和圖2.2所示： 圖2.1 CMOS反相器電路圖 圖2.2 CMOS與非門電路圖 在LTspice IV軟件中，點擊File選中New Symbol 在

9、出現(xiàn)的畫面中，按照反相器與與非門的符號，畫出相應(yīng)的邏輯符號，點擊保存，與其相對應(yīng)的電路圖文件保存為相同的文件名。邏輯符號如圖2.3和圖2.4所示：圖2.3 反相器的邏輯符號圖2.4 與非門的邏輯符號2、2選1數(shù)據(jù)選擇器電路圖 使用剛才設(shè)計的反相器與與非門按照圖3.1所示的邏輯關(guān)系連接得到2選1數(shù)據(jù)選擇器電路圖，如圖2.5所示。圖2.5 2選1數(shù)據(jù)選擇器電路圖同上畫出2選1數(shù)據(jù)選擇器邏輯符號如圖2.6圖2.6 2選1數(shù)據(jù)選擇器邏輯符號3、4路數(shù)據(jù)選擇器電路仿真 在LTspice IV軟件中，點擊File選中New Schematic 在出現(xiàn)的畫面中，調(diào)用前面已經(jīng)畫好的2選1數(shù)據(jù)選擇器的邏輯符號，

10、按圖1.4邏輯關(guān)系連接。并對其加上信號，設(shè)置輸入和輸出，設(shè)置的結(jié)果如圖2.7所示：圖2.7 4路數(shù)據(jù)選擇器仿真信號設(shè)置圖設(shè)置好輸入信號的參數(shù)和輸出的相應(yīng)參數(shù)之后，點擊圖標或者點擊下的Run即可出現(xiàn)如下對話框。圖2.8 4路數(shù)據(jù)選擇器電路仿真結(jié)果 圖2.9 輸出信號（上）與輸入信號（下）4、4路數(shù)據(jù)選擇器電路仿真結(jié)果分析理論輸出結(jié)果：由于S端接地為低電平，輸出應(yīng)為A。實際輸出結(jié)果：在一定誤差范圍內(nèi)，輸出值與A的輸入值基本保持一致。綜上可知電路設(shè)計達到實驗要求。第三章、CMOS反相器的版圖設(shè)計表3.1 各物質(zhì)層與畫圖式樣對照表ACTVPSELNSELPOL1CONTVIA1METMET1MET2N

11、WEL本次版圖設(shè)計采用結(jié)構(gòu)化和層次化的實際思路，將整個電路進行分解從而實現(xiàn)整個版圖設(shè)計的簡化。分層簡化結(jié)構(gòu)如圖所示圖 4位數(shù)據(jù)選擇器兩級分層結(jié)構(gòu)1、NMOS管和PMOS管版圖設(shè)計 首先在電腦上安裝Lasi 軟件，打開軟件，首先畫出兩個基本的MOS版圖，即NMOS管和PMOS管版圖如圖3.1和圖3.2所示。圖3.1 NMOS管版圖 將保存后的NMOS管調(diào)出，這樣多晶硅部分和有源區(qū)部分就可以不用再次重復(fù)操作，將外側(cè)的N摻雜刪除，改為P摻雜，并且在最外面加上Nwell物質(zhì)層，點擊保存，這樣一只PMOS管就操作結(jié)束了。圖3.2 PMOS管版圖2、CMOS反相器和CMOS與非門的版圖設(shè)計 前面已經(jīng)把NM

12、OS和PMOS管的版圖畫好了，在 Lasi 軟下直接調(diào)用前面畫好的NMOS管和PMOS管，按照相應(yīng)的規(guī)則連接起來就得到最終需要的CMOS反相器，CMOS反相器的版圖如圖3.3所示： 圖3.3 2種不同結(jié)構(gòu)的CMOS反相器的版圖同理可得到CMOS與非門版圖如圖3.4所示圖3.4 CMOS與非門版圖3、2選1數(shù)據(jù)選擇器版圖設(shè)計 調(diào)用已保存的CMOS反相器和CMOS與非門版圖按照圖1.3的邏輯關(guān)系連接得到CMOS2選1數(shù)據(jù)選擇器版圖。在連接過程中需注意不同的物質(zhì)層連接需要CONT連接和不同的金屬層需要VIA1連接。如圖3.5所示 圖3.5 連接圖得到最終的2選1數(shù)據(jù)選擇器版圖如圖3.6.圖3.6 2

13、選1數(shù)據(jù)選擇器版圖3、4路數(shù)據(jù)選擇器版圖設(shè)計 同理調(diào)用已保存的2選1數(shù)據(jù)選擇器版圖按照圖1.4關(guān)系連接得到4路數(shù)據(jù)選擇器版圖如圖3.7.圖3.7 4路數(shù)據(jù)選擇器版圖4、焊盤的添加 由于內(nèi)部電路為us級電路難以與外部電路實現(xiàn)連接，故需要添加焊盤方便實現(xiàn)內(nèi)部電路與外部的連接。VDD，VSS和普通輸入輸出3種焊盤如圖3.8所示 圖3.8 3種不同的焊盤版圖 4位數(shù)據(jù)選擇器具有8個輸入，4個輸出選擇控制端和4個輸出及1個VDD和1個VSS，故總共需要18個焊盤，采用4*5的分布方式有20個焊盤即可滿足需要，焊盤排列方式如圖3.9圖3.9 焊盤排列方式內(nèi)部電路與焊盤的連接內(nèi)部電路的輸入輸出與之相對應(yīng)的焊

14、盤用金屬層進行連接，在連接過程中采用了不同的金屬層，不同金屬層之間的連接需要VIA1連接。連接好的版圖如圖3.10和圖3.11所示。圖3.10 完整的CMOS4路數(shù)據(jù)選擇器版圖圖3.11 連接焊盤后的內(nèi)部電路到此，一只CMOS4路數(shù)據(jù)選擇器版圖已經(jīng)畫好，可以根據(jù)規(guī)則檢測畫好的版圖是否滿足規(guī)則。在Lasi 軟件中，可以檢測畫好的版圖是否滿足相應(yīng)的規(guī)則，點擊軟件中的按鈕，在出現(xiàn)的對話框中點擊按鈕。再在出現(xiàn)的對話框中點擊，在出現(xiàn)的對話框中設(shè)置如下所示：在設(shè)置完成后，點擊OK，軟件就自動檢測畫好的版圖管是否滿足設(shè)計的規(guī)則，根據(jù)最后的檢測結(jié)果，此管子的設(shè)計基本滿足設(shè)計規(guī)則，也就滿足設(shè)計的要求。第四章、結(jié)

15、束語 數(shù)據(jù)選擇器在實際生活中，運用非常廣泛，尤其實在數(shù)字電路中，CMOS電路更是必不可少的基本電路之一。 本次實驗，首先通過LTspice IV軟件，我們看到的是芯片內(nèi)部電路的工作情況，而不像我們原來進行實驗時只是僅看它是什么芯片實現(xiàn)什么功能。只是將其看作為一個黑匣子，只關(guān)注他實現(xiàn)的功能。真實的感受到了芯片內(nèi)部電路的實際運行情況。其次，通過Lasi 軟件對CMOS4路數(shù)據(jù)選擇器的最底層物質(zhì)進行設(shè)計，這樣加深了學(xué)者對CMOS4路數(shù)據(jù)選擇器的基本構(gòu)成物質(zhì)結(jié)構(gòu)的學(xué)習(xí)，使學(xué)者在學(xué)習(xí)CMOS4路數(shù)據(jù)選擇器的過程中更加清楚其工作的原理。設(shè)計底層的版圖，對于了解CMOS4路數(shù)據(jù)選擇器有很大的幫助，只有知道最

16、底層的結(jié)構(gòu)，才可能改變某些參數(shù)，使之達到最優(yōu)的運行狀態(tài)。同時在檢查所畫版圖是否符合設(shè)計要求時，通過人眼觀察只適用于圖形較為簡單的版圖。如果版圖較大且較為復(fù)雜時刻采用軟件里存有的設(shè)計規(guī)則來進行檢查時較為方便的，它可以找出你哪里錯誤并提示你修改。同時了解到了簡單芯片的設(shè)計制作并不是一件簡單容易的事，尤其是具有復(fù)雜電路的芯片。雖然具有較多的設(shè)計規(guī)則可以使設(shè)計簡單化但卻會造成功耗增高等影響。因此英特爾才會采用人工畫圖，以得到更好的性能。在實驗中電路的設(shè)計是我們鞏固了對數(shù)字電路中數(shù)據(jù)選擇器的了解，同時在進行電路仿真是需要保證電路圖與相應(yīng)的邏輯符號一一對應(yīng)。否則在進行仿真是就會出現(xiàn)一系列的錯誤，判斷其是否一一對應(yīng)最簡單的辦法就是雙擊要看的邏輯符號如果彈出與之相對應(yīng)的電路圖則說明對應(yīng)關(guān)系正常。反之對應(yīng)關(guān)系不正常仿真就會出錯。其次在版圖設(shè)計時，雖然采用層次化的設(shè)計思路能使設(shè)計過程相對簡化，但在調(diào)用使用時如果要對其進行修改則必須返回到原版圖文件進行修改相對較為不方便。通過本次實驗在加深對相應(yīng)知識了解的情況下也大大提高了我們的動手能力。對于我們專業(yè)而言動手能力要求較高，這種教學(xué)方式比紙質(zhì)的考試對我們幫助更大。 第五章、參考文獻【1】 DigitalIntergratedCircuitsADesignPrespe