利用MSI設(shè)計(jì)組合邏輯電路

1、14電自2班 甘子榮 14347031實(shí)驗(yàn)二 利用MSI設(shè)計(jì)組合邏輯電路 一、實(shí)驗(yàn)?zāi)康?1、熟悉編碼器、譯碼器、數(shù)據(jù)選擇器等組合邏輯功能模塊的功能與使用方法。 2、掌握用MSI設(shè)計(jì)的組合邏輯電路的方法。 二、實(shí)驗(yàn)儀器 1、數(shù)字電路實(shí)驗(yàn)箱、數(shù)字萬(wàn)用表、示波器 2、虛擬器件：74LS00，74LS197，74LS138，74LS151 三、實(shí)驗(yàn)原理中規(guī)模的器件，如譯碼器、數(shù)據(jù)選擇器等，它們本身是為實(shí)現(xiàn)某種邏輯功能而設(shè)計(jì)的，但由于它們的一些特點(diǎn)，我們也可以用它們來(lái)實(shí)現(xiàn)任意邏輯函數(shù)。1、用譯碼器實(shí)現(xiàn)組合邏輯電路譯碼器試講每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出高、低電平信號(hào)，如圖所示。 圖（一） 3線-8線

2、譯碼器74LS138當(dāng)附加控制門Gs的輸出為高電平（S=1）時(shí)，可由邏輯圖寫(xiě)出邏輯表達(dá)式如下所示。 從上式看出，同時(shí)又是這三個(gè)變量的全部最小項(xiàng)的譯碼輸出。所以這種譯碼器也叫最小項(xiàng)譯碼器。如果將當(dāng)做邏輯函數(shù)的輸入變量，則可利用附加的門電路將這些最小項(xiàng)適當(dāng)?shù)慕M合起來(lái)，便可產(chǎn)生任何形式的三變量組合邏輯函數(shù)。例如可以用3線-8線譯碼器74LS138實(shí)現(xiàn)全加器。列出真值表（表1），其中A、B是加數(shù)與被加數(shù)，是低位向本位的進(jìn)位，S為本位和，位是本位向高位的進(jìn)位。 表1 全加器真值表 ABCnSCn+100000001100101001101100101010111001由真值表可得全加器的最小項(xiàng)之和表達(dá)式

3、。 令74LS138的輸入S2=A，S1=B，S0=Cn，在器輸出端附加兩個(gè)與非門，按上述全加器的邏輯函數(shù)表達(dá)式連接，計(jì)科實(shí)現(xiàn)全加器功能。如圖2所示。圖（二） 74LS138實(shí)現(xiàn)全加器邏輯圖2、用數(shù)據(jù)選擇器實(shí)驗(yàn)組合邏輯電路數(shù)據(jù)選擇器的功能是從一組輸入數(shù)據(jù)中選出某一個(gè)信號(hào)輸出，或稱為多路開(kāi)關(guān)。如圖3為雙四選一數(shù)據(jù)選擇器74LS153邏輯圖。Y1和Y2為兩個(gè)獨(dú)立的輸出端，和為附加控制端用于控制電路工作狀態(tài)和擴(kuò)展功能。為地址輸入端。為數(shù)據(jù)輸入端。通過(guò)選定不同的地址代碼計(jì)科從4個(gè)數(shù)據(jù)輸入端選出需要的一個(gè)，并送到輸出端Y。輸出邏輯式如下其簡(jiǎn)化真值表如下所示.1XX0000001010011表2 74LS

4、153的真值表從上述可知，如果將作為兩個(gè)輸入變量，同時(shí)令為第三個(gè)輸入變量的適當(dāng)狀態(tài)（包括原變量、反變量、0和1），就可以在數(shù)據(jù)選擇器的輸出端產(chǎn)生任何形式的三變量組合邏輯電路，例如可以使用雙4選1數(shù)據(jù)選擇器實(shí)現(xiàn)二進(jìn)制全減器。全減器的真值表如下，其中A和B為減數(shù)與被減數(shù)，為低位像本位的借位，D為本位差，為向高位的借位。 A B D 0000000111010110110110010101001100011111圖3 全減器真值表由真值表可寫(xiě)出全減器的最小項(xiàng)表達(dá)式。 設(shè)A、B為數(shù)據(jù)選擇器的地址端，即和轉(zhuǎn)換成數(shù)據(jù)選擇器的邏輯函數(shù)形式如下。將上式與數(shù)據(jù)選擇器邏輯函數(shù)比較可得 可得二進(jìn)制全減器邏輯圖如下所

5、示圖（四） 全減器邏輯圖四、實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)步驟1、數(shù)據(jù)分配器與數(shù)據(jù)選擇器功能想反。它是將一路信號(hào)送到地址選擇信號(hào)制定的輸出。如輸入為D，地址信號(hào)為A、B、C，可將D按地址分配到八路輸出、。其真值表如表4所示。并使用3線-8線譯碼器74LS138實(shí)現(xiàn)該電路。表4 數(shù)據(jù)分配器真值表ABCF0F1F2F3F4F5F6F700011111110011111111010111111101111111111001111111101111111111011111111111111111（74LS197連接成八進(jìn)制作為電路的輸入信號(hào)源。將、分別與A、B、C連接。74LS197的CP0作為時(shí)鐘輸入，Q0與CP1

6、連接。將、接HIGH，則Q3、Q2、Q1就是八進(jìn)制計(jì)數(shù)器的輸出。（2）D接模擬開(kāi)關(guān)，將74LS138附加控制端G1作為數(shù)據(jù)輸入端，即數(shù)據(jù)D可從G1輸入。（3）令，（即為ABC）作為地址輸入端，可將G1送來(lái)的數(shù)據(jù)只能通過(guò)所指定的一根輸出線反相后送出去。（4）靜態(tài)檢測(cè)正確后，用示波器觀察并記錄D=1時(shí)，CP、A、B、C及F0-F7的波形。圖6 仿真結(jié)果-12、LU（Logic Unit，邏輯單元）設(shè)計(jì)（在實(shí)驗(yàn)箱上實(shí)現(xiàn)）用8選1數(shù)據(jù)選擇器75LS151設(shè)計(jì)一個(gè)函數(shù)發(fā)生器電路，功能如表5所示表5 函數(shù)發(fā)生器功能表S1S2Y00A·B01A+B10AÅB11真值表如下S1S0ABY0

7、0000001000100001101100001010111001111000001000111010110111110011101101101111110待靜態(tài)測(cè)試檢查電路工作正常后，進(jìn)行動(dòng)態(tài)測(cè)試。將74LS197連接成十六進(jìn)制作為電路的輸入信號(hào)源。用示波器觀察并記錄CP、S1、S0、A、B、Y的波形。 圖7 電路圖-2圖8 仿真結(jié)果-2圖9 74LS151引腳圖引腳圖中S0為低位，S2為高位3、AU（Arithmetic Unit，算數(shù)單元）設(shè)計(jì)（在實(shí)驗(yàn)箱上實(shí)現(xiàn)）設(shè)計(jì)一個(gè)半加半減器，輸入為S、A、B，其中S為功能選擇口。當(dāng)S=0時(shí)，輸出A+B及進(jìn)位；當(dāng)S=1時(shí)，輸出A-B及借位。S輸入1

8、輸入2輸出0ABA+B進(jìn)位1ABA-B借位畫(huà)出真值表。根據(jù)真值表可用三種方法實(shí)現(xiàn)。1利用卡諾圖化簡(jiǎn)后只是用門電路實(shí)現(xiàn)。2使用74LS138實(shí)現(xiàn)，可參照實(shí)驗(yàn)原理中全加器的設(shè)計(jì)。3使用74LS151實(shí)現(xiàn)，可分兩次連線單獨(dú)記錄和/差結(jié)果、進(jìn)/借位結(jié)果，或使用兩塊74LS151實(shí)現(xiàn)。以下使用方法二實(shí)現(xiàn)：真值表如下SABYCn0000000110010100110110000101111101011100由真值表可得邏輯式為依據(jù)表達(dá)式得到電路圖以及其仿真結(jié)果圖10 電路圖-3-1圖11 仿真結(jié)果-3-1 4、ALU（Arithmetic & Logic Unit，算數(shù)邏輯單元）（本內(nèi)容僅做仿真）用proteus設(shè)計(jì)一個(gè)六輸入二輸出的ALU。留個(gè)輸入包括三個(gè)控制端和三個(gè)輸入端?？刂贫耍篠2、S1、S0巨鼎ALU的8種功能，其中制定6中功能為與、或、非、異或、全加、全減，剩余功能自由擬定。數(shù)據(jù)輸入端：當(dāng)ALU進(jìn)行全加（全減）運(yùn)算時(shí)，三個(gè)數(shù)據(jù)輸入端分別為被加數(shù)（被減數(shù)）、加數(shù)（減數(shù)）、進(jìn)位（借位）。當(dāng)ALU進(jìn)位邏輯運(yùn)算（與、或、非、異或）時(shí)，三個(gè)數(shù)據(jù)輸入端中的兩個(gè)作為操作數(shù)的輸入，另一個(gè)可以忽略（在設(shè)計(jì)報(bào)告中需知名）。輸出