2022年EDA60進(jìn)制計(jì)數(shù)器設(shè)計(jì)

1、第 0 頁(yè)eda技術(shù)課程實(shí)驗(yàn)報(bào)告學(xué)生姓名：所在班級(jí)：指導(dǎo)教師：記分及評(píng)價(jià)：報(bào)告滿分3 分得分一、實(shí)驗(yàn)名稱實(shí)驗(yàn) 6：60 進(jìn)制計(jì)數(shù)器設(shè)計(jì)二、任務(wù)及要求【基本部分】1、在 quartusii 平臺(tái)上，采用文本輸入設(shè)計(jì)方法，通過(guò)編寫vhdl 語(yǔ)言程序，完成60進(jìn)制計(jì)數(shù)器的設(shè)計(jì)并進(jìn)行時(shí)序仿真。2、設(shè)計(jì)完成后生成一個(gè)元件，以供更高層次的設(shè)計(jì)調(diào)用。3、實(shí)驗(yàn)箱上進(jìn)行驗(yàn)證?！景l(fā)揮部分】在 60 進(jìn)制基礎(chǔ)上設(shè)計(jì)6 進(jìn)制計(jì)數(shù)器，完成時(shí)序仿真。三、實(shí)驗(yàn)程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity s

2、ixth isport(clk:in std_logic; co:out std_logic;-jin wei qh:buffer std_logic_vector(3 downto 0);-shi wei ql:buffer std_logic_vector(3 downto 0);-ge weiend entity sixth;architecture art of sixth isbeginco=1when(qh=0101and ql=1001)else0;process(clk)beginif(clk=1)thenif(ql=9)thenql=0000;if(qh=5)thenqh=0

3、000;精品學(xué)習(xí)資料 可選擇p d f - - - - - - - - - - - - - - 第 1 頁(yè)，共 4 頁(yè) - - - - - - - - -精品學(xué)習(xí)資料 可選擇p d f - - - - - - - - - - - - - - 第 1 頁(yè)，共 4 頁(yè) - - - - - - - - -第 1 頁(yè)elseqh=qh+1;end if;elseql=ql+1;end if;end if;end process;end architecture art;四、仿真及結(jié)果分析圖 6-1 60 進(jìn)制計(jì)數(shù)器仿真圖用 vhdl語(yǔ)言實(shí)現(xiàn)一個(gè)六十進(jìn)制計(jì)數(shù)器，該計(jì)數(shù)器有計(jì)數(shù)使能端en，清零端clr和進(jìn)

4、位輸出端co。檔 en=1 時(shí)，計(jì)數(shù)器正常計(jì)數(shù)；當(dāng)clr=1時(shí)，計(jì)數(shù)器清零。最后在試驗(yàn)箱上仿真，數(shù)碼管顯示了0 到 59，則 60 進(jìn)制計(jì)數(shù)器完成。五、硬件驗(yàn)證1、選擇模式：2、引腳鎖定情況表：六、小結(jié)1、六進(jìn)制程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity six isport(clk,en,clr:in std_logic; co:out std_logic;-jin wei qh:buffer std_logic_vector(3 downto 0);-shi weiend

5、 entity six;architecture art of six isbeginco=1when(qh=0101 and en=1)else0;process(clk)精品學(xué)習(xí)資料 可選擇p d f - - - - - - - - - - - - - - 第 2 頁(yè)，共 4 頁(yè) - - - - - - - - -精品學(xué)習(xí)資料 可選擇p d f - - - - - - - - - - - - - - 第 2 頁(yè)，共 4 頁(yè) - - - - - - - - -第 2 頁(yè)beginif(clr=0)thenqh=0000;elsif(clkevent and clk=1)thenif(en=1

6、) thenif(qh=5)thenqh=0000;elseqh=qh+1;end if;end if;end if;end process;end architecture art;2、六進(jìn)制仿真結(jié)果圖 6-2 6 進(jìn)制計(jì)數(shù)器仿真圖3、總結(jié)這次實(shí)驗(yàn)仿真了六十進(jìn)制計(jì)數(shù)器運(yùn)用到了quartusii軟件。通過(guò)學(xué)習(xí)設(shè)計(jì)，初步掌握了 quartusii軟件的使用并且深入地體會(huì)到vhdl語(yǔ)言的廣泛應(yīng)用。這次實(shí)驗(yàn)讓我感覺(jué)收獲頗多，一方面培養(yǎng)了我用自己的專業(yè)知識(shí)解決問(wèn)題的能力，進(jìn)一步理解了理論必須運(yùn)用于實(shí)際的重要性，加深了我對(duì)這門課程及專業(yè)知識(shí)的理解，對(duì)以后的工作學(xué)習(xí)生活都有很大的意義；另一方面我也發(fā)現(xiàn)自己

7、很多的不足，對(duì)以前所學(xué)過(guò)的知識(shí)理解得不夠深刻，掌握得不夠牢固，這都是自己以后需要深入學(xué)習(xí)和克服的問(wèn)題。在今后的學(xué)習(xí)中，我會(huì)發(fā)揮積極主動(dòng)的精神，把所學(xué)知識(shí)與實(shí)踐結(jié)合起來(lái)，努力掌握quartus ii設(shè)計(jì)軟件和vhdl設(shè)計(jì)語(yǔ)言的使用方法。精品學(xué)習(xí)資料 可選擇p d f - - - - - - - - - - - - - - 第 3 頁(yè)，共 4 頁(yè) - - - - - - - - -精品學(xué)習(xí)資料 可選擇p d f - - - - - - - - - - - - - - 第 3 頁(yè)，共 4 頁(yè) - - - - - - - - -第 3 頁(yè)精品學(xué)習(xí)資料 可選擇p d f - - - - - - - - - -