數(shù)字電路與系統(tǒng)設(shè)計實驗報告

1、數(shù)字電路與系統(tǒng)設(shè)計實驗報告學(xué)院： 班級： 姓名： 實驗一 基本邏輯門電路實驗一、實驗?zāi)康?、掌握TTL與非門、與或非門和異或門輸入與輸出之間的邏輯關(guān)系。2、熟悉TTL中、小規(guī)模集成電路的外型、管腳和使用方法。二、實驗設(shè)備1、二輸入四與非門74LS00 1片2、二輸入四或非門74LS02 1片3、二輸入四異或門74LS86 1片三、實驗內(nèi)容1、測試二輸入四與非門74LS00一個與非門的輸入和輸出之間的邏輯關(guān)系。2、測試二輸入四或非門74LS02一個或非門的輸入和輸出之間的邏輯關(guān)系。3、測試二輸入四異或門74LS86一個異或門的輸入和輸出之間的邏輯關(guān)系。四、實驗方法1、將器件的引腳與實驗臺的“地（

2、GND）”連接，將器件的引腳與實驗臺的十5連接。2、用實驗臺的電平開關(guān)輸出作為被測器件的輸入。撥動開關(guān)，則改變器件的輸入電平。3、將被測器件的輸出引腳與實驗臺上的電平指示燈(LED)連接。指示燈亮表示輸出低電平（邏輯為），指示燈滅表示輸出高電平（邏輯為1）。五、實驗過程1、測試74LS00邏輯關(guān)系（1）接線圖（圖中1、2接電平開關(guān)輸出端，LED0是電平指示燈）（2）真值表輸入輸出引腳1引腳2引腳3LLHLHHHLHHHL2、測試74LS02邏輯關(guān)系（1）接線圖（2）真值表輸入輸出引腳1引腳2引腳3LLHLHLHLLHHL3、測試74LS86邏輯關(guān)系接線圖（1）接線圖（2）真值表輸入輸出引腳1引

3、腳2引腳3LLLLHHHLHHHL六、實驗結(jié)論與體會實驗是要求實踐能力的。在做實驗的整個過程中，我們首先要學(xué)會獨立思考，出現(xiàn)問題按照老師所給的步驟逐步檢查，一般會檢查處問題所在。實在檢查不出來，可以請老師和同學(xué)幫忙。實驗二 邏輯門控制電路實驗一、實驗?zāi)康?、掌握基本邏輯門的功能及驗證方法。2、掌握邏輯門多余輸入端的處理方法。3、學(xué)習(xí)分析基本的邏輯門電路的工作原理。二、實驗設(shè)備1、基于CPLD的數(shù)字電路實驗系統(tǒng)。2、計算機。三、實驗內(nèi)容1、用與非門和異或門安裝給定的電路。2、檢驗它的真值表，說明其功能。四、實驗方法按電路圖在Quartus II上搭建電路，編譯，下載到實驗板上進行驗證。五、實驗過

4、程1、用個三輸入端與非門IC芯片74LS10安裝如圖所示的電路。從實驗臺上的時鐘脈沖輸出端口選擇兩個不同頻率（約 7khz和 14khz）的脈沖信號分別加到X0和X1端。對應(yīng)B和S端數(shù)字信號的所有可能組合，觀察并畫出輸出端的波形，并由此得出S和B（及/）的功能。2、實驗得真值表輸入輸出ABCY0001-A0010A01011011001000-A1011A1101111100六、實驗結(jié)論與體會通過B、C選擇功能，對輸入A做相應(yīng)的邏輯運算。實驗三 組合邏輯電路部件實驗一、實驗?zāi)康?、掌握邏輯電路設(shè)計的基本方法。2、掌握EDA工具MAX-PlusII的原理圖輸入方法。3、掌握MAX-PlusII的

5、邏輯電路編譯、波形仿真的方法。二、實驗設(shè)備1、基于CPLD的數(shù)字電路實驗系統(tǒng)。2、計算機。三、實驗內(nèi)容1、設(shè)計并實現(xiàn)一個4位二進制全加器。2、3-8譯碼器74138的波形仿真。3、4位二進制加法器7483的波形仿真。四、實驗方法1、利用EDA工具MAX-PlusII的原理圖輸入法，輸入設(shè)計的電路圖；建立相應(yīng)仿真波形文件，并進行波形仿真，記錄波形和輸入與輸出的時延差；分析設(shè)計電路的正確性。2、利用EDA工具MAX-PlusII的原理圖輸入法，分別輸入74138、7483圖元符號；建立74138、7483的仿真波形文件，并進行波形仿真，記錄波形；分析74138、7483邏輯關(guān)系。3、位二進制加法器

6、集成電路 74LS83中，和 是兩個位二進制數(shù)的輸入端，Cout，S3,S2,S1,S0是位輸出端。Cin是進位輸入端，而Cout是進位輸出端。五、實驗過程1、二進制全加器原理一個位二進制加法運算數(shù)字電路是由一個半加器和（1）個全加器組成。它把兩個位二進制數(shù)作為輸入信號。產(chǎn)生一個（1）位二進制數(shù)作它的和。如圖所示。用全加器構(gòu)成的位二進制加法器圖中和是用來相加的兩n位輸入信號，n-1，n-1，n-2，······2,1,0是它們的和。在該電路中對0和0相加是用一個半加器，對其它位都用全加器。如果需要串接這些電路以增加相加的位數(shù)，那么它的

7、第一級也必須是一個全加器。2、半加器設(shè)計半加器真值表半加器原理圖半加器仿真波形3、一位全加器設(shè)計一位全加器可以由兩個半加器和一個或門連接而成。一位全加器原理圖一位全加器仿真波形4、四位全加器4位全加器可以看做四個1位全加器級聯(lián)而成，首先采用基本邏輯門設(shè)計一位全加器，而后通過多個1位全加器級聯(lián)實現(xiàn)4位全加器。四位全加器原理圖四位全加器仿真波形六、實驗結(jié)論與體會采用圖形編程法實現(xiàn)了四位全加器的設(shè)計，并完成了電路的設(shè)計編譯、綜合、邏輯仿真。實驗四 時序電路設(shè)計一、實驗?zāi)康?、學(xué)習(xí)利用EDA工具設(shè)計簡單時序電路。2、掌握簡單時序電路的分析、設(shè)計、波形仿真、器件編程及測試方法。二、實驗設(shè)備1、基于CPL

8、D的數(shù)字電路實驗系統(tǒng)。2、計算機。三、實驗內(nèi)容用D觸發(fā)器DFF（或74LS74）構(gòu)成的4位二進制計數(shù)器（分頻器）。四、實驗方法根據(jù)D觸發(fā)器的特性設(shè)計4位二進制計數(shù)器電路，并在實驗板上進行驗證。 五、實驗過程1、4位二進制計數(shù)器電路異步計數(shù)器是指輸入時鐘信號只作用于計數(shù)單元中的最低位觸發(fā)器，各觸發(fā)器之間相互串行，由低一位觸發(fā)器的輸出逐個向高一位觸發(fā)器傳遞，進位信號而使得觸發(fā)器逐級翻轉(zhuǎn)，所以前級狀態(tài)的變化是下級變化的條件，只有低位觸發(fā)器翻轉(zhuǎn)后才能產(chǎn)生進位信號使高位觸發(fā)器翻轉(zhuǎn)。異步計數(shù)器的工作原理如下圖，通常由于采用異步時鐘，工作延時比較大。 2、建立波形文件，對所設(shè)計電路進行波形仿真。并記錄Q0、

9、Q1、Q2、Q3的狀態(tài)。3、對所設(shè)計電路進行器件編程。將CLK引腳連接到實驗系統(tǒng)的單脈沖輸出插孔，4位二進制計數(shù)器輸出端Q0、Q1、Q2、Q3連接到LED顯示燈，CLR、PRN端分別連接到實驗系統(tǒng)兩個開關(guān)的輸出插孔。4、由時鐘CLK輸入單脈沖，記錄輸入的脈沖數(shù)，同時觀測 Q0、Q1、Q2、Q3對應(yīng)LED顯示燈的變化情況。六、實驗結(jié)論與體會通過這次的實驗，我對計數(shù)器無論從功能還是原理方面都有了較為系統(tǒng)的了解和學(xué)習(xí)。 實驗五 模60循環(huán)計數(shù)器一、實驗?zāi)康?、掌握74161的使用。2、掌握多芯片級聯(lián)方法。3、掌握同步或異步計數(shù)器的設(shè)計。二、實驗設(shè)備1、基于CPLD的數(shù)字電路實驗系統(tǒng)。2、計

10、算機。三、實驗內(nèi)容設(shè)計一個模60的循環(huán)計數(shù)器。四、實驗方法1、使用兩片74161完成計數(shù)器設(shè)計。2、兩片74161可采用同步級聯(lián)或異步級聯(lián)。3、74161真值表五、實驗過程1、同步級聯(lián)兩片74161使用相同的時鐘。第一片為模10循環(huán)計數(shù)器，當計數(shù)為9時，即1001，通過邏輯門電路判斷，產(chǎn)生一個信號使第一片74161清零并使第二片使能端有效。當?shù)诙嫈?shù)到5（0101）且第一片計數(shù)器計數(shù)到9（1001），通過邏輯門電路判斷，產(chǎn)生一個信號使兩片同時清零即可實現(xiàn)模60循環(huán)計數(shù)器。同步級聯(lián)原理圖：2、異步級聯(lián)第一片使用外接時鐘信號，第二片通過第一片產(chǎn)生時鐘信號。第一片為模10循環(huán)計數(shù)器，當計數(shù)為9時，

11、即1001，通過邏輯門電路判斷，產(chǎn)生一個信號使第一片74161清零并給第二片一個時鐘信號使其計數(shù)一次。當?shù)诙嫈?shù)到5（0101）且第一片計數(shù)器計數(shù)到9（1001），通過邏輯門電路判斷，產(chǎn)生一個信號使兩片同時清零即可實現(xiàn)模60循環(huán)計數(shù)器。異步級聯(lián)原理圖：六、實驗結(jié)論與體會異步級聯(lián)會形成延遲，對準確度要求不高可以采用，對準確度要求高不能使用異步級聯(lián)方式。實驗六 一位BCD加法器一、實驗?zāi)康?、掌握BCD加法器的設(shè)計，學(xué)會BCD碼修正。2、掌握數(shù)碼管的用法。二、實驗設(shè)備1、基于CPLD的數(shù)字電路實驗系統(tǒng)。2、計算機。三、實驗內(nèi)容設(shè)計一個1位BCD加法器并顯示計算結(jié)果的裝置。四、實驗方法1、7483

12、是四位二進制加法器，其進位規(guī)則是逢16進1。而8421BCD碼表示的是十進制數(shù)，進位規(guī)則是逢10進1。用7483將兩個1位BCD碼相加時，當和小于等于9時，結(jié)果正確；當和大于9時，需加6進行修正。2、需再使用一片7483實現(xiàn)加6修正，將第一片7483輸出的二進制數(shù)送入第二片7483的輸入引腳A3 A2 A1 A0，第二片7483的輸入引腳B3 B2 B1 B0接入0OR1輸出OR1輸出0。由于不需修正時，OR1輸出為0，需修正時OR1輸出為1，實現(xiàn)加6修正。3、使用7447進行8421BCD轉(zhuǎn)碼成數(shù)碼管輸入數(shù)據(jù)。五、實驗過程1、加法器

13、原理圖2、仿真波形六、實驗結(jié)論與體會在BCD加法器的設(shè)計中，要注意超出有效范圍后的修正。實驗七 數(shù)字系統(tǒng)設(shè)計綜合實驗數(shù)字鐘設(shè)計一、實驗?zāi)康?、掌握計數(shù)器的設(shè)計與級聯(lián)。2、掌握分頻器的設(shè)計。3、掌握數(shù)據(jù)選擇器的使用。4、掌握數(shù)字系統(tǒng)的綜合設(shè)計。二、實驗設(shè)備1、基于CPLD的數(shù)字電路實驗系統(tǒng)。2、計算機。三、實驗內(nèi)容設(shè)計一個數(shù)字時鐘，并在數(shù)碼管上顯示。時鐘分為時、分、秒，各兩位?？梢赃x擇輸入頻率，通過輸入高頻率來加快時鐘。四、實驗方法1、整個數(shù)字時鐘設(shè)計分為3個部分。頻率選擇與轉(zhuǎn)換、計數(shù)器、數(shù)碼管顯示。2、頻率選擇與轉(zhuǎn)換。設(shè)計一個分頻器，實現(xiàn)50Hz到1Hz的轉(zhuǎn)換。使用8選1數(shù)據(jù)選擇器74151完

14、成不同頻率的選擇。3、計數(shù)器計數(shù)器采用同步級聯(lián)的方式，分為6個部分，分別對應(yīng)數(shù)碼管的一位。4、數(shù)碼管顯示數(shù)碼管一次只可以點亮一個數(shù)碼管，所以需要用數(shù)據(jù)選擇器依次循環(huán)選擇6位，送入相應(yīng)的數(shù)據(jù)。五、實驗過程1、整體結(jié)構(gòu)圖（1）74151用來選擇輸入頻率。（2）50_to_1_clk為一個分頻器，用來將輸入的頻率縮小50倍，使50Hz轉(zhuǎn)換為1Hz，產(chǎn)生標準時鐘秒。（3）60為數(shù)字時鐘計數(shù)器單元（單個數(shù)碼管數(shù)據(jù)循環(huán)輸出）。（4）74138用來根據(jù)60中的模6循環(huán)計數(shù)器產(chǎn)生的地址，與模6循環(huán)計數(shù)器同步選擇數(shù)碼管地址，選擇60計數(shù)器輸出的數(shù)碼管數(shù)據(jù)對應(yīng)的數(shù)碼管。（5）7447用來將產(chǎn)生的8421BCD碼轉(zhuǎn)換成數(shù)碼管的輸入，驅(qū)動數(shù)碼管。2、時鐘頻率轉(zhuǎn)換原理圖3、數(shù)字時鐘計數(shù)器單元，單個數(shù)碼管數(shù)據(jù)循環(huán)輸出原理圖（1）COUNT為數(shù)字時鐘計數(shù)器單元（6位數(shù)字同時輸出）。（2）使用CHOOSE（模6循環(huán)計數(shù)器）循環(huán)選擇74151 D0D5，將COUNT產(chǎn)生的6組數(shù)據(jù)依次循環(huán)輸出。并輸出地址選擇信號用來選擇數(shù)碼管。（3）COUNT產(chǎn)生6組數(shù)據(jù)，