第七可靠性和抗干擾技術(shù)

1、第七章第七章 可靠性和抗干擾技術(shù)可靠性和抗干擾技術(shù)7.1 可靠性和抗干擾技術(shù)的基本概念n可靠性n錯誤和故障n電磁兼容性(EMC)n干擾的來源n干擾的傳播途徑高壓電纜閃電雷達、電臺等天線發(fā)射 微機控制系統(tǒng)地電位波動電機、電焊機等大用電設(shè)備引入噪聲交交流流動動力力線線 圖 8-1 外部干擾環(huán)境外部干擾外部干擾內(nèi)部干擾內(nèi)部干擾由系統(tǒng)的結(jié)構(gòu)布局、制造工藝所引入的由系統(tǒng)的結(jié)構(gòu)布局、制造工藝所引入的干擾的傳播途徑n公共阻抗耦合n直接耦合n電容耦合n電磁感應耦合n輻射耦合公共阻抗耦合電 路 1電 路 2電 路 3I1I2I3CI3r3r2I2 I3r1I1 I2 I3BA電容耦合圖 8-3 導線之間的靜電耦

2、合 導線1 導線2C12C1gU1C2gRUn1線導2線導圖 8-4 導線之間的磁場耦合R2R3R1I1U1UnM磁場耦合7.2 硬件的可靠性和抗干擾措施n元器件與系統(tǒng)結(jié)構(gòu)n濾波與去耦電路n隔離與屏蔽技術(shù)n接地技術(shù)n停電保護n熱拔插技術(shù)n看門狗nPCB的抗干擾技術(shù)隔離技術(shù)UsAB光 耦 合 器FGASGASGBFGB(a)隔離技術(shù)UsAB隔 離 變 壓 器FGASGASGBFGB(b)隔離技術(shù)弱 電電 路強 電電 路繼 電 器屏蔽技術(shù)1-2,3-6,4-5,7-8屏蔽是指利用導電或?qū)Т挪牧现瞥傻暮袪罨驓钇帘误w，將干擾源或干擾對象包圍起來，從而割斷或削弱干擾場的空間耦合通道，阻止其電磁能量的傳

3、輸。接地技術(shù) 數(shù)字信號地與模擬信號地數(shù)字信號地與模擬信號地:分開連接，最終單點相連，消除地電路經(jīng)過公共阻抗而產(chǎn)生的干擾； 單點接地與多點接地選擇：單點接地與多點接地選擇：u在低頻電路中，導線與元器件間的電感影響較小，而接地電路中的環(huán)流引起的干擾對系統(tǒng)影響較大，因而采用一點接地；u在高頻電路中，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地法。電 路 1Ar3r2電 路 2電 路 3r1I1I2I3BC單點接地多點接地電路1電路2電路3R1R2R3L1L2L3圖 9-26 輸 入 系 統(tǒng) 接 地 方 式信 號 源遮 蔽 層屏 蔽 層放 大 器sU(a) 信 號 源 端 接 地(b)

4、 接 收 端 接 地A信 號 源遮 蔽 層屏 蔽 層放 大 器sUB接地技術(shù)印刷電路板的抗干擾設(shè)計v配置去耦電容配置去耦電容 在印刷電路板的各個關(guān)鍵部位配置去耦電容是印刷電路板設(shè)計的一項常規(guī)做法：u在電路板電源輸入端跨接一個10100F(或更大)的電解電容，消除電源中的低頻干擾；u在每個關(guān)鍵集成電路芯片的電源輸入端跨接一個0.010.1F的陶瓷電容或鉭電容，消除電源中的高頻干擾；u去耦電容的引線不能太長，特別是高頻旁路電容不能有長引線。v印刷電路板尺寸與器件布置印刷電路板尺寸與器件布置 印刷電路板尺寸要適中：印刷電路板尺寸要適中：u過大時，印刷線條長，阻抗增加，不僅抗干擾能力下降，而且成本提高

5、；u過小，則散熱不好，且易受鄰近線條干擾； 器件布置的原則：器件布置的原則：u相關(guān)器件應盡量放得靠近些。例如晶振和CPU的時鐘信號輸入端應相互靠近些；u遠離易產(chǎn)生噪聲的器件。例如信號線與其他器件應盡量遠離晶振；u邏輯電路應遠離大電流噪聲電路。例如控制電路與驅(qū)動電路應分板制作。印刷電路板的抗干擾設(shè)計n存儲器布線: 三總線應盡量短,雙面電路板應相互垂直.n接插件:考慮無連接時造成的影響:接上拉或者下拉電阻防止短路造成的影響:接入限流電阻7.3 軟件可靠性和抗干擾技術(shù)n軟件冗余軟件冗余n設(shè)置軟件陷阱設(shè)置軟件陷阱n初始化的考慮初始化的考慮n看門狗技術(shù)看門狗技術(shù)(定時監(jiān)視器定時監(jiān)視器)n數(shù)字濾波數(shù)字濾波n檢錯和糾錯技術(shù)檢錯和糾錯技術(shù)n自檢和故障診斷自檢和故障診斷小結(jié) 軟件抗干擾措施可以不增加任何硬件設(shè)備，既降低了系統(tǒng)成本又提高了系統(tǒng)的可靠性。同時，軟件抗干擾措施增減方便，可以隨時改變選擇的算法或改變參數(shù)； 軟件抗干 擾措施需要增加CPU的運行時間，在某些對速度要求較高的應