數(shù)字電子技術(shù)基礎(chǔ)試題_第1頁
數(shù)字電子技術(shù)基礎(chǔ)試題_第2頁
數(shù)字電子技術(shù)基礎(chǔ)試題_第3頁
數(shù)字電子技術(shù)基礎(chǔ)試題_第4頁
數(shù)字電子技術(shù)基礎(chǔ)試題_第5頁
已閱讀5頁,還剩4頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、一、填空題:(每空3分,共15分)1邏輯函數(shù)有四種表示方法,它們分別是(真值表)、(邏輯圖)、(邏輯表達式 )和(卡諾圖)。2將2004個“1”異或起來得到的結(jié)果是( 0 )。3由555定時器構(gòu)成的三種電路中,( 施密特觸發(fā)器 )和(單穩(wěn)態(tài)觸發(fā)器)是脈沖的整形電路。4TTL器件輸入腳懸空相當(dāng)于輸入(高)電平。5基本邏輯運算有: ( 與)、(或 )和(非 )運算。6采用四位比較器對兩個四位數(shù)比較時,先比較( 最高 )位。7觸發(fā)器按動作特點可分為基本型、( 同步型 )、( 主從型 )和邊沿型;8如果要把一寬脈沖變換為窄脈沖應(yīng)采用 (積分型單穩(wěn)態(tài) ) 觸發(fā)器9目前我們所學(xué)的雙極型集成電路和單極型集成

2、電路的典型電路分別是( TTL )電路和(CMOS )電路。10施密特觸發(fā)器有( 兩個 )個穩(wěn)定狀態(tài).,多諧振蕩器有( 0 )個穩(wěn)定狀態(tài)。11數(shù)字系統(tǒng)按組成方式可分為 功能擴展電路 、 功能綜合電路 兩種;12兩二進制數(shù)相加時,不考慮低位的進位信號是 ( 半 ) 加器。13不僅考慮兩個_本位_相加,而且還考慮來自_低位進位_相加的運算電路,稱為全加器。14時序邏輯電路的輸出不僅和_該時刻輸入變量的取值_有關(guān),而且還與_該時刻電路所處的狀態(tài)_有關(guān)。15計數(shù)器按CP脈沖的輸入方式可分為_同步計數(shù)器_和_異步計數(shù)器_。16觸發(fā)器根據(jù)邏輯功能的不同,可分為_RS觸發(fā)器_、_T觸發(fā)器_、_JK觸發(fā)器_、

3、_T觸發(fā)器_、_D觸發(fā)器_等。17根據(jù)不同需要,在集成計數(shù)器芯片的基礎(chǔ)上,通過采用_反饋歸零_、_預(yù)置數(shù)法_、_進位輸出置最小數(shù)法_等方法可以實現(xiàn)任意進制的技術(shù)器。184. 一個 JK 觸發(fā)器有 2 個穩(wěn)態(tài),它可存儲 1 位二進制數(shù)。 19若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波,應(yīng)采用 多諧振蕩器 電路。20 把JK觸發(fā)器改成T觸發(fā)器的方法是 J=K=T 。21N個觸發(fā)器組成的計數(shù)器最多可以組成 2的n次方 進制的計數(shù)器。22基本RS觸發(fā)器的約束條件是 RS=0 。23對于JK觸發(fā)器,若,則可完成 T 觸發(fā)器的邏輯功能;若,則可完成 D 觸發(fā)器的邏輯功能。四畫圖題:(5分)1試畫出下列觸

4、發(fā)器的輸出波形 (設(shè)觸發(fā)器的初態(tài)為0)。 (12分) 1. 2.3.2已知輸入信號X,Y,Z的波形如圖3所示,試畫出的波形。圖3 波形圖五分析題(30分)1、分析如圖所示組合邏輯電路的功能。2試分析如圖3所示的組合邏輯電路。 (15分)1). 寫出輸出邏輯表達式;2). 化為最簡與或式;3). 列出真值表;4). 說明邏輯功能。3. 七、分析如下時序電路的邏輯功能,寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖。()圖4474161組成的電路如題37圖所示,分析電路,并回答以下問題 (1)畫出電路的狀態(tài)轉(zhuǎn)換圖(Q3Q2Q1Q0);(2)說出電路的功能。(74161的功能見表)六設(shè)

5、計題:(30分)1要求用與非門設(shè)計一個三人表決用的組合邏輯電路圖,只要有2票或3票同意,表決就通過(要求有真值表等)。 2. 試用JK觸發(fā)器和門電路設(shè)計一個十三進制的計數(shù)器, 并檢查設(shè)計的電路能否自啟動。(14分)七(10分)試說明如圖 5所示的用555 定時器構(gòu)成的電路功能,求出U T+ 、U T- 和U T ,并畫出其輸出波形。 (10分) 圖5三化簡題: :1、利用摩根定律證明公式ïîïíì×=+=×BABABABA反演律(摩根定律):2、畫出卡諾圖化簡得 四畫圖題:2五分析題20分)11、寫出表達式2、畫出

6、真值表3、當(dāng)輸入A、B、C中有2個或3個為1時,輸出Y為1,否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路:只要有2票或3票同意,表決就通過。2 (1)邏輯表達式(2)最簡與或式:(3) 真值表A B C Y1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1 011 1 0011 1 111(4)邏輯功能為:全加器。3. )據(jù)邏輯圖寫出電路的驅(qū)動方程: ) 求出狀態(tài)方程: ) 寫出輸出方程:C) 列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時序圖:5) 從以上看出,每經(jīng)過16個時鐘信號以后電路的狀態(tài)循環(huán)變化一次;同時,每經(jīng)過16個時鐘脈沖作用后輸出端C輸出一個

7、脈沖,所以,這是一個十六進制記數(shù)器,C端的輸出就是進位。 CP Q3 Q2 Q1 Q0 等效十進制數(shù) C 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 0 15 1 1 1 1 15 016 0 0 0 0 0 0解:(1)狀態(tài)轉(zhuǎn)換表:Qn3Qn2Qn1Qn0Qn+13Qn+12Qn+11Qn+10000000010001001000100011001101000100010101010110011001110111100010001001100110101010101110110000狀態(tài)轉(zhuǎn)換圖:0000000100100011010001010110011

8、11000100110101011Q3Q2Q1Q0(2)功能:11進制計數(shù)器。從0000開始計數(shù),當(dāng)Q3Q2Q1Q0 為1011時,通過與非門異步清零,完成一個計數(shù)周期。六設(shè)計題:1、畫出真值表2寫出表達式 3畫出邏輯圖2.解:根據(jù)題意,得狀態(tài)轉(zhuǎn)換圖如下:所以:能自啟動。因為: 七, , ,波形如圖 所示 復(fù)習(xí)題 填空題4已知Intel2114是1K* 4位的RAM集成電路芯片,它有地址線 條,數(shù)據(jù)線 條。 5邏輯函數(shù)的兩種標(biāo)準形式分別為 、 。6由555定時器構(gòu)成的三種電路中, 和 是脈沖的整形電路。7. RAM的擴展可分為 、 擴展兩種;9. 有一數(shù)碼10010011,作為自然二

9、進制數(shù)時,它相當(dāng)于十進制數(shù) ,作為8421BCD碼時,它相當(dāng)于十進制數(shù) 。10. 已知某函數(shù),該函數(shù)的反函數(shù)= 11. 一個10位地址碼、8位輸出的ROM,其存儲容量為 。12 .能夠?qū)崿F(xiàn)“線與”的TTL門電路叫 ,能夠?qū)崿F(xiàn)“線與”的CMOS門電路叫 。14、半導(dǎo)體存儲器的結(jié)構(gòu)主要包含三個部分,分別是 、 、 。15、組合邏輯電路產(chǎn)生競爭冒險的內(nèi)因是 邏輯器件的傳輸延時 。16、n個變量的邏輯函數(shù)其全體最小項的個數(shù)為 。最小項的性質(zhì)有三條,其中任意兩個最小項之積為 ,全體最小項之和 。17維持阻塞D觸發(fā)器在CP脈沖的 輸入有效;同步RS觸發(fā)器在CP脈沖的 輸入有效;主從JK觸發(fā)器如果在CP為高

10、電平期間J、K不變,那么這種觸發(fā)器在CP脈沖的 輸入有效;主從JK觸發(fā)器如果在CP為高電平期間J、K變化,這種觸發(fā)器存在 問題。18計數(shù)器按電路中各觸發(fā)器翻轉(zhuǎn)的次序分為 和 計數(shù)器;按計數(shù)過程中計數(shù)器數(shù)字的增減分為 和 計數(shù)器。20、三位二進制減法計數(shù)器的初始狀態(tài)為101,四個CP脈沖后它的狀態(tài)為 二、選擇題1電路如圖所示,其中74LS161為異步清零同步預(yù)置四位二進制加法計數(shù)器,則電路實現(xiàn)的是:( )(1) 十一進制加法計數(shù)器。(2) 十進制加法計數(shù)器。(3) 十六進制加法計數(shù)器。(4)十二進制加法計數(shù)器。2、 邏輯函數(shù)為Y(A,B,C) = ABC。使Y為1的變量取值組合ABC為 ( )(

11、1) ABC =111,ABC =100,ABC =110,ABC =011(2) ABC =111,ABC =110,ABC =001,ABC =101(3) ABC =000,ABC =010,ABC =100,ABC =101(4) ABC =111,ABC =110,ABC =011,ABC =001324譯碼器電路如下圖,則輸出表達式為: ( )(1)Y3=,Y2=B,Y1=A,Y0=BA(2)Y3=BA,Y2=A,Y1=B,Y0=(3)Y3=BA,Y2=B,Y1=A,Y0=(4)Y3=B,Y2=A,Y1=,Y0=BA 4數(shù)據(jù)選擇器的邏輯電路如圖,在選通端S為高電平的情況下,當(dāng)選擇A

12、1A0=10時,輸出端Z為: ( ) (1) Z=D0, (2) Z=D1 (3) Z=D2, (4) Z=D35施密特觸發(fā)器的符號如下圖(a)所示,它的電壓傳輸特性為:( )6已知TTL與非門的參數(shù)如下:,求其高電平噪聲容限( )(A)0.5V , (B)0.4V, (C)1.2V , (D)2.0V三、按要求做題 2、試畫出圖3在CP脈沖作用下Q1,Q2,Y對應(yīng)的電壓波形。(設(shè)觸發(fā)器的初態(tài)為0,畫6個完整的CP脈沖的波形)  3、圖1、2中電路由TTL門電路構(gòu)成,圖3由CMOS門電路構(gòu)成,試分別寫出F1、F2、F3的表達式。5、分析所示電路,寫出Z1、Z2的邏輯表達式,列出真值表

13、,說明電路的邏輯功能。7、指出圖中各TTL門電路的輸出是什么狀態(tài)(高電平、低電平、高阻)?9、用公式法將下列函數(shù)化為最簡與或表達式。 Y=AC+ABC+ACD+CD Y= A(CD)+BCD+ACD+ABCD 10、用卡諾圖化簡法將函數(shù)化為最簡與或表達式。(1)Y=BC D+AB+AC D+ABC(2)Y(A,B,C,D)=(m3,m5,m6,m7,m10) 給定約束條件為m0+m1+m2+m4+m8=0 11、分析所示組合邏輯電路的功能(表達式、真值表及功能說明)13由同步十進制加法計數(shù)器74LS160構(gòu)成一數(shù)字系統(tǒng)如圖所示,假設(shè)計數(shù)器的初態(tài)為0,測得組合邏輯電路的真值表如下所示:1) 畫出

14、74LS160的狀態(tài)轉(zhuǎn)換圖;2) 畫出整個數(shù)字系統(tǒng)的時序圖;    3) 如果用同步四位二進制加法計數(shù)器74LS161代替74LS160,試畫出其電路圖(要求采用置數(shù)法);4) 試用一片譯碼器74LS138輔助與非門實現(xiàn)該組合邏輯電路功能。14、電路如圖所示,其中RA=RB=10k,C=0.1f,試問:1)在Uk為高電平期間,由555定時器構(gòu)成的是什么電路,其輸出U0的頻率f0=?2)分析由JK觸發(fā)器FF1、FF2、FF3構(gòu)成的計數(shù)器電路,要求:寫出驅(qū)動方程和狀態(tài)方程,畫出完整的狀態(tài)轉(zhuǎn)換圖;3)  設(shè)Q3、Q2、Q1的初態(tài)為000,Uk所加正脈沖的寬度為Tw=5/f0,脈沖過后Q3、Q2、Q1將保持在哪個狀態(tài)? 15、集成4位二進制加法計數(shù)器7416

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論