習題組成原理曾經(jīng)考題帶答案

1、一選擇題第一章 計算機系統(tǒng)基本概念第二、三章 計算機中數(shù)據(jù)表示、運算方法運算器第四章 存儲系統(tǒng)第五章 指令系統(tǒng)第六章 中央處理器第七章 總線系統(tǒng)第八章 外圍設備第九章 輸入輸出系統(tǒng)1關于計算機軟件、硬件及其之間的關系，說法錯誤的是（ C ）A計算機硬件系統(tǒng)可劃分為主機和外部設備B完整的計算機系統(tǒng)應包含完整的硬件系統(tǒng)及其相配套的軟件C計算機組成研究內(nèi)容包括計算機軟硬件之間的接口D對于某些功能，計算機實現(xiàn)可由硬件實現(xiàn)也可由軟件來實現(xiàn)2關于計算機組成與計算機系統(tǒng)結(jié)構(gòu)，說法錯誤的是（ C ）A計算機系統(tǒng)結(jié)構(gòu)是從程序員角度看到的計算機系統(tǒng)具有哪些特征B某種計算機系統(tǒng)結(jié)構(gòu)可以由不同的計算機組成來實現(xiàn)C計算

2、機組成研究內(nèi)容包括計算機軟硬件之間的接口D計算機組成是指的實現(xiàn)計算機系統(tǒng)結(jié)構(gòu)規(guī)定的功能的單元及其相互連接第二、三章 計算機中數(shù)據(jù)表示、運算方法運算器假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校驗的字符碼是（ D ）A11001011 B11010110 C11000001 D11001001對于定點補碼運算，敘述正確的是（ C ）A兩正數(shù)相加，最高數(shù)值為無進位，則有溢出B兩正數(shù)相加，最高數(shù)值為有進位，則無溢出C兩負數(shù)相加，最高數(shù)值為有進位，則無溢出D兩負數(shù)相加，最高數(shù)值為無進位，則無溢出若某數(shù)x的真值為-0.1010，在計算機中該數(shù)表示為1.0101，則該數(shù)所用的編碼方法是（ C ）

3、碼A原 B補 C反 D移下列數(shù)中最大的數(shù)為（ A ）。A（11000）BCD B（23）10 C（25）8 D（19）16已知，且，則可通過以下哪種方法求得（ D ）A B各位取反，末位加1C D除各位取反，末位加1，若要使，則要滿足（ A ）A，至少有一個為1 B，任意C，至少有一個為1 D，任意某浮點數(shù)采用總長32位表示，其中符號位為1位，階碼占8位用移碼表示，尾數(shù)占23位用補碼表示，基數(shù)為2，則其規(guī)格化表示能表示的最大負數(shù)為（ A ）A B C DIEEE754標準規(guī)定32位浮點數(shù)格式中，符號位1位，階碼為8位且取偏置值為127，尾數(shù)為23位，則能表示的最大規(guī)格化負數(shù)為：（ B ）A B

4、 C D對于浮點數(shù)的加減法運算，對階的原則是（ B ）A大階向小階看齊 B小階向大階看齊 C取兩者階碼中間值 D按階碼部分可表示的最大值作為標準在定點數(shù)運算中產(chǎn)生溢出的原因是（ C ）A運算過程中最高位產(chǎn)生了進位或借位 B參加運算的操作數(shù)超出了機器的表示范圍 C運算結(jié)果的操作數(shù)超出了機器的表示范圍 D寄存器的位數(shù)太少，不得不舍棄最低有效位若采用雙符號位補碼運算，運算結(jié)果的符號位為01，則( B )A產(chǎn)生了負溢出(下溢) B產(chǎn)生了正溢出(上溢)C結(jié)果正確，為正數(shù) D結(jié)果正確，為負數(shù)向右規(guī)格化的規(guī)則為：尾數(shù)（ ），階碼（ ）。 AA右移1位，加1 B左移1位，加1 C右移1位，減1 D左移1位，減

5、1第四章 存儲系統(tǒng)關于存取時間和存取周期，下列說法正確的是（ B ）A存取時間是存儲器進行寫操作所允許的最短時間間隔B存取周期通常大于存取時間C存取周期是進行讀出或?qū)懭胍粋€存儲單元數(shù)據(jù)所需的時間D存儲周期是連續(xù)兩次啟動存儲器進行讀寫所需的最短時間間隔，是存取時間的一部分關于Cache映像方式，下列說法正確的是（ B ）A組相聯(lián)映像是把主存儲器的每塊映射到一個固定可用的Cache塊中B直接映像是把主存儲器的每塊映射到一個固定可用的Cache塊中C全相聯(lián)映像是把主存儲器的每塊映射到一個固定可用的Cache塊中D直接映像是把主存儲器的每塊映射到任何一個可用的Cache塊中下列說法不正確的是（ B ）

6、A隨機存取存儲器中的任何單元都可以被隨機訪問B順序存儲器中的任何單元都可以被隨機訪問C永久性存儲器掉電后存儲內(nèi)容不丟失DDRAM通常用來構(gòu)成主存，SRAM通常用來構(gòu)成Cache某一RAM芯片，其容量為5128位，包括電源和接地端，該芯片引出線的最小數(shù)目應是（ ? ）A23 B25 C50 D19 某DRAM芯片，其存儲容量為512K8位，該芯片的地址線和數(shù)據(jù)線數(shù)數(shù)目為（ D ）。A8，512 B512，8 C18，8 D19，8CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1700次，主存完成存取的次數(shù)是300次，則cache的命中率是（ C ）A0.92 B0.95 C0.85 D0.93

7、 常用的虛擬存儲器尋址系統(tǒng)由（ A ）兩級存儲器組成。（沒涉及到）A主存輔存 BCache主存 CCache輔存 D主存硬盤第五章 指令系統(tǒng)對于尋址方式，下列說法不正確的是（ D ）A寄存器間接尋址方式的操作數(shù)位于主存中B變址尋址方式采用變址寄存器的內(nèi)容與偏移量相加來形成操作數(shù)有效地址C基址尋址方式中，基址寄存器內(nèi)容不可變，位移量可變D采用直接尋址方式獲取操作數(shù)不需要訪問主存堆棧尋址方式中，設A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果入棧操作的動作是：（A）MSP ，（SP）- 1 SP ，那么出棧的動作應是（ B ）A（MSP）A， （SP） + 1SP B（SP）

8、 + 1SP ，（MSP）A C（SP） - 1SP ，（MSP）A D（MSP）A ，（SP） - 1SP 關于指令執(zhí)行的流水線，下列說法不正確的是（ C ）A輸入流水線最好為連續(xù)任務，這樣才能充分發(fā)揮流水線的效率B流水線各段工作時間應盡量相當，否則容易引起“堵塞”、“斷流”等C采用流水線增大了指令的吞吐率，同時也減少了每一條指令本身的執(zhí)行時間D采用流水線方式的目的是加快程序的執(zhí)行指令周期是指（ C ）ACPU從主存中取出一條指令的時間 BCPU執(zhí)行一條指令的時間CCPU從主存中取出一條指令加上執(zhí)行這條指令的時間DCPU時鐘主頻周期直接尋址、間接尋址、立即尋址三種尋址方式中，獲取操作數(shù)的速度

9、由快到慢依次為（ C ）A直接、立即、間接 B直接、間接、立即C立即、直接、間接 D立即、間接、直接單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需采用（ C ）A堆棧尋址方式 B立即數(shù)尋址方式 C隱含尋址方式 D間接尋址方式CPU中跟蹤指令后繼地址的寄存器是（ C ）A地址寄存器 B堆棧寄存器 C程序計數(shù)器 D指令寄存器關于指令執(zhí)行的流水線，下列說法不正確的是（ A ）A采用流水線增大了指令的吞吐率，同時也減少了每一條指令本身的執(zhí)行時間B流水線各段工作時間應盡量相當，否則容易引起“堵塞”、“斷流”等C輸入流水線最好為連續(xù)任務，這樣才能充分發(fā)揮流水線的效率D采用流水

10、線方式的目的是加快程序的執(zhí)行由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期通常用（ B A ）來規(guī)定。A主存中讀取一個指令字的最短時間 B主存中讀取一個數(shù)據(jù)字的最長時間 C主存中寫入一個數(shù)據(jù)字的平均時間 D主存中讀取一個數(shù)據(jù)字的平均時間 指令系統(tǒng)采用不同尋址方式的目的是（ C ）A實現(xiàn)存儲程序和程序控制；B縮短指令長度，擴大尋址空間，提高編程靈活性；。C可直接訪問外存；D提供擴展操作碼的可能并降低指令譯碼的難度；單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需采用（ C ）A堆棧尋址方式 B立即數(shù)尋址方式 C隱含尋址方式 D間接尋址方

11、式CPU中跟蹤指令后繼地址的寄存器是（ C ）A地址寄存器 B堆棧寄存器 C程序計數(shù)器 D指令寄存器下列說法中（ C ）是正確的A指令周期等于機器周期 B指令周期小于機器周期C指令周期大于機器周期 D指令周期是機器周期的兩倍第六章 中央處理器由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期通常用（ A ）來規(guī)定。A主存中讀取一個指令字的最短時間 B主存中讀取一個數(shù)據(jù)字的最長時間 C主存中寫入一個數(shù)據(jù)字的平均時間 D主存中讀取一個數(shù)據(jù)字的平均時間假設微操作控制信號用表示，指令操作譯碼器輸出用表示，節(jié)拍電位信號用表示，節(jié)拍脈沖信號用表示，狀態(tài)反饋信息用表示，則組合邏輯

12、控制器的基本原理可描述為（ D ）A BC D下列部件不屬于控制器的是（ A ）A 數(shù)據(jù)緩沖寄存器 B指令譯碼器 C指令寄存器 D程序計數(shù)器關于微程序控制器，下列說法錯誤的是（ C ）A微周期是指微指令從控制存儲器中取出到相應微操作完成所需的時間B微指令的格式包括操作控制字段和順序字段C垂直型微指令的字長通常比水平型微指令字長要長，且并行操作能力比后者強D微地址轉(zhuǎn)移邏輯用于給出下一條微指令在控制存儲器中的地址對于微程序控制器，機器指令、微指令的關系正確的是（ D ）A一段微程序由一條機器指令來解釋執(zhí)行B一條微指令由若干條機器指令組成C在CPU運行時，微指令和機器指令都需要調(diào)入指令寄存器D每條機

13、器指令由一段微指令組成的微程序來解釋執(zhí)行某型計算機系統(tǒng)的微處理器的主頻為100MHZ，四個時鐘周期組成一個機器周期，平均三個機器周期完成一條指令，則它的機器周期為( A )ns。A40 B50 C80 D100下列部件不屬于控制器的是（ A ）A數(shù)據(jù)緩沖寄存器 B指令譯碼器 C指令寄存器 D程序計數(shù)器微程序控制器中，微程序的入口地址是由（ C ）形成的A機器指令的地址碼字段 B微指令的微地址碼字段 C機器指令的操作碼字段 D微指令的微操作碼字段 程序計數(shù)器PC用來存放指令地址，每當執(zhí)行完一條指令后，通常由程序計數(shù)器提供后繼指令地址，其位數(shù)和（ D A ）位數(shù)相同。A指令寄存器IR B指令譯碼器

14、ID C程序狀態(tài)寄存器PS D主存地址寄存器MAR程序計數(shù)器屬于( A )。A控制器 B運算器 C存儲器 D輸入輸出接口第七章 總線系統(tǒng)關于總線控制，下列說法正確的是（ B ）A總線主設備申請總線使用權(quán)并發(fā)出命令控制總線運行，在數(shù)據(jù)傳輸過程中負責發(fā)送數(shù)據(jù)B采用計數(shù)定時查詢方式查詢鏈上的電路故障不會影響后續(xù)部件的總線請求C串行鏈式控制方式實現(xiàn)起來總線控制邏輯分散于不同的器件上D對于獨立請求方式實現(xiàn)總線控制器需要設置排隊線路和設置總線請求、總線允許、總線忙信號線關于總線控制，下列說法不正確的是（ C ）A總線主設備申請總線使用權(quán)并發(fā)出命令控制總線運行，在數(shù)據(jù)傳輸過程中可能負責發(fā)送數(shù)據(jù)，也可能接收數(shù)

15、據(jù)B采用計數(shù)定時查詢方式查詢鏈上的電路故障不會影響后續(xù)部件的總線請求C串行鏈式控制方式在實現(xiàn)時，總線控制邏輯分散于不同的器件上D對于采用獨立請求方式實現(xiàn)總線控制，需要設置硬件排隊線路和設置總線請求、總線允許信號線在（ A ）的微型計算機系統(tǒng)中，外設可以和主存貯器單元統(tǒng)一編址，因此可以不使用I/O指令。A 單總線 B 雙總線 C 三總線 D 多總線系統(tǒng)總線中控制線的功能是（ A ）A提供主存、I/O接口設備的控制信號響應信號 B提供數(shù)據(jù)信息 C提供時序信號 D提供主存、I / O接口設備的響應信號第八章 外圍設備CRT的分辨率為10241024像素，像素的顏色數(shù)為256，則刷新存儲器（幀存儲器）

16、的容量為（ B ）A512KB B1MB C256KB D2MBCRT的像素的顏色數(shù)為256，則刷新存儲器（幀存儲器）的每個單元的字長為（ C ）A256位 B16位 C8位 D7位計算機的外圍設備是指（ D ）A輸入/輸出設備 B外存儲器 C遠程通信設備 D除了CPU和內(nèi)存以外的其它設備CRT的像素的顏色數(shù)為128，則刷新存儲器（幀存儲器）的每個單元的字長為（ D ）A256位 B16位 C8位 D7位磁頭對磁盤進行讀寫信息時，最基本的信息單位是（ C ）A記錄面 B磁道 C扇區(qū) D字節(jié)第九章 輸入輸出系統(tǒng)采用DMA方式進行輸入輸出，DMA硬件接口不包含以下哪個部件（ A ）A程序狀態(tài)寄存器

17、 B數(shù)據(jù)緩沖寄存器 C設備地址寄存器 D字計數(shù)器DMA方式用來實現(xiàn)以下功能（ D ）ACPU和內(nèi)存之間的數(shù)據(jù)傳送 B外圍設備和外圍設備之間的數(shù)據(jù)傳送CCPU和外圍設備之間的數(shù)據(jù)傳送 D內(nèi)存和外圍設備之間的數(shù)據(jù)傳送如果有多個中斷同時發(fā)生，系統(tǒng)將根據(jù)中斷優(yōu)先級響應并處理優(yōu)先級最高的中斷請求，若要調(diào)整中斷事件的處理次序，可以利用（ D ）（沒涉及到）A中斷嵌套 B中斷向量 C中斷響應 D中斷屏蔽中斷向量可提供（ C ）。（沒涉及到）A被選中設備的地址 B傳送數(shù)據(jù)的起始地址C中斷服務程序入口地址 D主程序的斷點地址通道方式通過通道處理機執(zhí)行通道程序來控制輸入輸出過程，通道程序由以下哪個組成（ A ）（

18、沒涉及到）A通道指令 B通道指令和I/O指令 CI/O指令 D通道狀態(tài)字在采用DMA方式高速傳輸數(shù)據(jù)時，數(shù)據(jù)傳送是（ C ）A在總線控制器發(fā)出的控制信號控制下完成的 B由CPU執(zhí)行的程序完成的C在DMA控制器本身發(fā)出的控制信號控制下完成的 D由CPU響應硬中斷處理完成的二填空題第二、三章 計算機中數(shù)據(jù)表示、運算方法運算器數(shù)的真值變成機器碼可采用 表示法， 表示法， 表示法和移碼表示法。原碼 反碼 補碼浮點數(shù)的尾數(shù)通常用 碼或 碼表示，階碼用 碼或補碼表示。原 補 移第四章 存儲系統(tǒng)對存儲器的要求是 ， ， 。為了解決這三方面的矛盾計算機采用多級存儲體系結(jié)構(gòu)。價位 容量 速度Cache是一種高速

19、緩沖存儲器，是為了解決CPU和主存之間 不匹配而采用的一項重要硬件技術(shù)。速度Cache中的內(nèi)容是 部分內(nèi)容的拷貝。主存 是指存儲在能永久保存信息的器件中的程序，是具有軟件功能的硬件。固件由于DRAM的位電路保存信息需要對電容充電，故為了保持DRAM中的信息需要對其進行 ，而SRAM則不需要。刷新3DRAM由于具有功耗較 ，速度較 的特點，故常用于 存儲器；SRAM則功耗較 ，速度較 ，因此常用于 存儲器。低 快 主存 高 快 高速緩存第五章 指令系統(tǒng)某指令的操作碼字段有6位，則其能表示的操作有 種。64指令應提供足夠的信息給CPU，通知其完成何種操作、如何完成操作，應包含要素為操作碼、源操作數(shù)

20、、 、 。目的操作數(shù) 下一條指令的地址對于寄存器間接尋址方式，操作數(shù)的地址存放在 ，操作數(shù)本身存放在 。主存 主存對于變址尋址方式，操作數(shù)的地址通常由變址寄存器的值和 相加計算得到，操作數(shù)本身存放在 中。偏移量 主存輔存、主存和 構(gòu)成了系統(tǒng)的三級存儲系統(tǒng)。在CPU執(zhí)行程序時，必須將指令存放在 。外存 主存相對尋址中操作數(shù)地址通常是把 的內(nèi)容和指令地址碼部分給出的地址相加求得的。PC第六章 中央處理器微指令的格式中包含 字段和 字段。操作控制 順序控制中央處理器由 和控制器兩部分組成。運算器微程序入口地址是 根據(jù)機器指令的 產(chǎn)生的。控制器 操作碼第七章 總線系統(tǒng)在總線標準中，每根傳輸線的信號傳遞

21、方向，電平標準和負載能力由 特性規(guī)定；連線類型、數(shù)量、接插件的幾何尺寸和形狀，引腳線的排列由 特性規(guī)定。電氣 物理為便于不同廠家生產(chǎn)的模塊能夠靈活構(gòu)成系統(tǒng)，形成總線標準，總線標準中規(guī)定了總線的 、 、 、時間特性。物理 電氣 功能在計算機系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的公共通路稱為 。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括數(shù)據(jù)、地址、 信息?？偩€ 控制第八章 外圍設備第九章 輸入輸出系統(tǒng)在計算機系統(tǒng)中，I/O接口用來連接主機和外部設備，實現(xiàn)數(shù)據(jù)交換和外設控制，其硬件基本結(jié)構(gòu)包括數(shù)據(jù)寄存器、 寄存器、 寄存器、邏輯電路和譯碼控制電路。控制 狀態(tài)在計算機系統(tǒng)中一般存在多種類型的通道

22、，按照通道的組織結(jié)構(gòu)，具體可分為 通道，字節(jié)多路通道， 多路通道。選擇 數(shù)組在計算機輸入輸出系統(tǒng)中，I/O操作實質(zhì)上是對I/O端口的操作，即訪問端口就是訪問接口中的寄存器，對于I/O端口的編址方式通常有 編址和 編址。統(tǒng)一 獨立CPU在處理中斷過程中若有新的中斷請求出現(xiàn)，若暫停現(xiàn)行的中斷服務程序，轉(zhuǎn)去處理新的請求，稱為 ；如果有多個中斷同時發(fā)生，系統(tǒng)將根據(jù)中斷優(yōu)先級響應并處理優(yōu)先級最高的中斷請求，若要調(diào)整中斷事件的處理次序，可以利用 。中斷響應 中斷屏蔽I/O接口按照控制方式分類，有 接口、 接口和DMA接口。程序查詢 中斷在計算機輸入輸出系統(tǒng)中，I/O操作實質(zhì)上是對I/O端口的操作，對于I/

23、O端口的編址方式通常有統(tǒng)一編址和 編址。獨立向CPU提出中斷請求的外設或事件稱為 。中斷源第十章 計算機體系結(jié)構(gòu)流水CPU是以 并行性為原理構(gòu)造的處理器，是一種非常經(jīng)濟而實用的并行技術(shù)。（沒有涉及）三判斷題第一章 計算機系統(tǒng)基本概念第二、三章 計算機中數(shù)據(jù)表示、運算方法運算器（ T ）只要運算器具有加法和移位功能，再增加一些控制邏輯，計算機就能實現(xiàn)各種算術(shù)運算；（ T ）運算器無論簡單還是復雜，都有狀態(tài)寄存器部件，狀態(tài)寄存器是為計算機提供判斷條件以實現(xiàn)程序轉(zhuǎn)移必不可少的部件；（ F ）在沒有設置乘除法指令的計算機系統(tǒng)中，就不能實現(xiàn)乘除法運算；第四章 存儲系統(tǒng)（ F ）Cache是主存的一部分，

24、可以由訪存指令直接訪問其中的存儲單元；（ F ）由于SRAM的位電路依靠電容充放電來記錄狀態(tài)信息，故需要對其刷新；（ F ）計算機系統(tǒng)采用雙端口存儲器的主要目的是解決擴充存儲容量的問題；沒有涉及第五章 指令系統(tǒng)（ F ）在執(zhí)行指令時，指令位于主存中的地址存放在指令寄存器中；（ F ）采用流水線增大了指令的吞吐率，同時也減少了每一條指令本身的執(zhí)行時間；第六章 中央處理器（ T ）控制器的核心部件是微操作信號發(fā)生器；（ F ）在微程序控制器中，儲存微程序的是微指令寄存器；第七章 總線系統(tǒng)（ T ）采用計數(shù)器定時查詢方式，查詢鏈上的電路故障不會影響后續(xù)部件的總線請求；（ F ）系統(tǒng)總線是指CPU內(nèi)部

25、各單元之間傳輸信息的總線；第八章 外圍設備（ T ）通常，磁盤存儲器一個記錄面上的每條磁道的存儲容量是相同的；第九章 輸入輸出系統(tǒng)（ F ）通道方式通過通道處理機執(zhí)行通道程序來控制輸入輸出過程，通道程序由通道指令、I/O指令和通道狀態(tài)字組成；（ T ）有通道的計算機中，通道分擔了計算機系統(tǒng)大部分或全部的輸入輸出功能；（ F ）通道是實現(xiàn)外設之間交換數(shù)據(jù)的控制器；（ F ）在中斷判優(yōu)方法中，軟件查詢法使用編程的方法讀取中斷寄存器的內(nèi)容，中斷源的優(yōu)先級與查詢順序無關；(沒有涉及)四簡答題已知X=0.11001，Y=0.11011，機器字長為8位，用雙符號位（變形補碼）計算X+Y的補碼，并判斷運算結(jié)

26、果的溢出情況。（方法見第3章-1 ppt）用補碼運算方法分別求X+Y，（1）X=0.1001，Y=0.1100，（2）X= -0.0100，Y=0.1001,并采用雙符號位判斷運算結(jié)果的溢出情況。（方法見第3章-1 ppt）用補碼運算方法求X-Y，（1）X= -0.0100，Y=0.1001，（2）X= -0.1011，Y= -0.1010, 并采用雙符號位判斷運算結(jié)果的溢出情況。（方法見第3章-1 ppt）某CPU共有16根地址線，8根數(shù)據(jù)線，使用作為訪存控制信號（低電平有效），用作為讀寫控制信號（高電平讀，低電平寫），現(xiàn)有以下存儲芯片：位RAM、位RAM、位ROM，譯碼芯片為74LS181

27、（如圖）和各種門電路數(shù)量不限。要求畫出CPU與存儲器連接圖及各種存儲芯片使用數(shù)量，使得以0000H地址開始的2K地址空間為系統(tǒng)程序ROM區(qū)，之后相鄰的2K地址空間為用戶程序RAM區(qū)。為控制端，為變量輸入端，為輸出端（答案見第4章-2 ppt 例題）某計算機的存儲系統(tǒng)中，主存儲器共劃分為128塊，塊大小為16個字節(jié)，高速緩存有16個塊：（1）（2分）表示出直接相聯(lián)映像主存、Cache的地址格式及各字段長度；（2）（2分）表示出全相聯(lián)映像主存、Cache的地址格式及各字段長度；（3）（3分）表示出2路組聯(lián)映像主存、Cache的地址格式及各字段長度。（參考第4章-3ppt典型例題）如圖所示為存儲器的

28、地址空間分布圖，已給定2：4譯碼器和二輸入與非門、非門，請設計地址譯碼電路。（只畫出高位地址線產(chǎn)生片選信號的譯碼電路圖。）地址 存儲映像0000H8000HC000HE000HFFFFH4000HROM1ROM2空RAM1RAM2（參考第4章-2 ppt 例題）設某機主存容量為4MB，Cache容量為16KB，每塊包含個字，每字32位，設計一個四路組相聯(lián)映像（即 Cache每組內(nèi)共有四個塊）的 Cache組織，要求 ：（）畫出主存地址字段中各段的位數(shù) 。（）設Cache的初態(tài)為空，CPU 依次從主存第、 、 號單元讀出 個字（主存一次讀出一個字），并重復按此次序讀次，問命中率是多少？（）若 C

29、ache 的速度是主存的6倍，試問有Cache 和無 Cache 相比 ，速度提高多少倍（1）主存4MB，按字節(jié)編址，共22位，地址格式如下： 區(qū)號8位 組號7位 組內(nèi)地址2位 塊內(nèi)地址5位（2）主存的第0，1，299號字分別在字塊0，112組中，cache初始狀態(tài)為空，所以第一次均不命中，以后每個均命中，命中率=Nc/（Nc+Nm）=（100-13+7100）/（8100）=98.4%（cache中每塊包含8個字，而cpu讀入時是一個字一個字地讀入，而把主存中的數(shù)據(jù)調(diào)入cache中是以塊為單位調(diào)入的。100除以8等于12點多，也就是100個字需要占用13個塊cache中的塊數(shù)大于十三，因此，

30、不命中只存在于第一遍讀入中，減去的13就是調(diào)入13個塊。只有那13次是不命中的）（3）設Cache的存取周期為T，主存為6T有Cache的訪存時間：T+(1-98.4%)*6T=1.096T無Cache的訪問時間：6T故提高倍數(shù)：6T/1.096T=5.47某計算機的存儲系統(tǒng)由cache和主存構(gòu)成，cache的存取周期為45ns，主存的存取周期為200ns。已知在一段給定的時間內(nèi)，CPU共訪問內(nèi)存4500次，其中340次訪問主存。問： （1）cache的命中率是多少？（2）CPU訪問內(nèi)存的平均時間是多少納秒？（3）cache-主存系統(tǒng)的效率是多少？（參考第4章-3ppt）某機主存容量為4M16

31、 位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備97種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、基址五種尋址方式。（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍(十進制表示)；（3）一次間址的尋址范圍(十進制表示)；（1）一地址指令操作碼字段7位，尋址方式字段3位，地址字段6位（2）直接尋址最大范圍26=64（3）由于存儲器字長為16位，故間接尋址的反問216=65536某模型機指令系統(tǒng)中共有7條指令，共有8個通用寄存器，2個變址寄存器，指令系統(tǒng)中包含8位字長的寄存器-寄存器型指令3條，16位字長的寄存器-存儲器變址尋址方式指令4條，變址范圍不小于正負1

32、27，設計指令格式并給出各字段長度及操作碼編碼。（第5章-2ppt例題）某磁盤存儲器的轉(zhuǎn)速為3000轉(zhuǎn)分鐘，共有4個盤面，5道m(xù)m，每道記錄信息12288B，最小磁道直徑為230mm，共有275道。試問：（）該磁盤存儲器的存儲容量是多少？（）磁盤的數(shù)據(jù)傳送率是多少？（3 ）平均等待時間是多少？（參考第8章關于磁盤計算的例題）設有一個盤面直徑為18in的磁盤組，有20個記錄面可用，每面有5in的區(qū)域用于記錄信息，記錄密度為100道/in和1000b/in（最內(nèi)道），轉(zhuǎn)速為2400r/min，磁頭道間移動時間為0.2ms：（1）計算該盤組的非格式化容量、數(shù)據(jù)傳輸率和平均存取時間；（2）若格式化后每

33、磁道劃分7個扇區(qū)，表示出磁盤地址格式。（參考第8章關于磁盤計算的例題）某單片磁盤有如下參數(shù)：旋轉(zhuǎn)速率是7200r/min，一面上的磁道數(shù)是30000，每道扇區(qū)數(shù)是600，尋道時間是每橫越百條磁道花費1ms。開始時磁頭位于磁道0，收到一個存取隨機磁道隨機扇區(qū)的請求。問：（）平均尋道時間是多少？（）平均等待時間是多少？（3 ）一個扇區(qū)的傳送時間是多少？（參考第8章關于磁盤計算的例題）簡述采用中斷控制方式CPU響應中斷的條件。簡述什么是中斷向量？中斷向量如何形成？（沒有涉及）什么是DMA傳送方式？并列舉常用的種DMA 傳送方法簡述什么是中斷隱指令？其作用是什么？（沒有涉及）五綜合應用題某半導體存儲器

34、容量15KB，其中固化區(qū)8KB，可選用的EPROM芯片為4K*8；可隨機讀寫區(qū)7KB，可選SRAM芯片有4K*4、2K*8、2K*4、1K*8；各種譯碼器和門電路數(shù)量不限。地址總線A15A0（A0為最低位），雙向數(shù)據(jù)總線D7D0（D0為最低位），作為讀寫控制信號（高電平讀，低電平寫），為低電平時允許存儲器工作信號。請說明地址分配，設計并畫出該存儲器邏輯圖并注明片選邏輯、片選信號極性等。 現(xiàn)有如下存儲芯片 ：2K的 ROM 、4K的 RAM 、8K 的 ROM 。 若用它們組成容量為16KB 的存儲器，前KB為ROM，后12KB 為RAM ，CPU 的地址總線16位，數(shù)據(jù)總線8位 。 （）各種存

35、儲芯片分別用多少片 ？（）正確選用譯碼器及門電路 ， 并畫出相應的邏輯結(jié)構(gòu)圖。 用一條4個功能段的浮點加法器流水線計算，每個功能段的延遲時間均相等為t ，流水線的輸出端與輸入端之間有直接數(shù)據(jù)通路，而且設置有足夠的緩沖寄存器，要求用盡可能短的時間完成計算：（1）畫出流水線時空圖； （2）計算流水線的實際吞吐率、加速比和效率。（第5章-3 ppt例題3）設有k(=4)段指令流水線，它們是取指令、指令譯碼、指令執(zhí)行、存回結(jié)果，分別用S1，S2，S3，S4過程段表示，各段延遲時間均為t。若連續(xù)輸入n條指令，請畫出指令流水線的時空圖，并推導出該流水線吞吐率P、加速比S和效率E的公式。設計將指令的執(zhí)行劃分

36、為三個階段，取指令時間t取=4t，分析階段：t譯碼=5t，執(zhí)行階段：t執(zhí)=6t，某程序包含200條指令，計算以下：（1）順序執(zhí)行方式的時間； （2）允許兩條指令重疊，執(zhí)行完所需時間； （3）允許三條指令重疊，執(zhí)行完所需時間。（第5章-3 ppt例題，300改成了200）4某雙總線結(jié)構(gòu)的機器如圖，IR為指令寄存器，PC為程序計數(shù)器（具有自增功能），M為主存（受R/W信號控制），MAR為主存地址寄存器，MDR為數(shù)據(jù)緩沖寄存器，ALU有+、 信號決定可完成何種操作，控制信號G控制的是一個門電路。另外，箭頭表示數(shù)據(jù)可以傳遞的方向，線上標注有控制信號，例如Yi表示Y寄存器的輸入控制信號，R1o為寄存器R1的輸出控制信號，未標字符的線為直通線，不受控制，ALU執(zhí)行減法時Y中存放被減數(shù)：（1）（3分）寫出寄存器R1到主存的數(shù)據(jù)通路； （2）（8分）若SUB R0, (R1)表示(R0)M(R1)R0，即第一個操作數(shù)采用寄存器尋址方式，第二個操作數(shù)采用寄存器間接尋址方式，畫出其指令執(zhí)行的流程圖，并列出相應的微操作控制信號。（3）若SUB (R0), (R1)表示M(R0)M(R1)M(R0)，即兩個操作數(shù)均采用寄存器尋址方式，運算結(jié)果存入第一個操作數(shù)中。請畫出其指令執(zhí)行的流程圖，并列出相應的微操作控制信號。（第6章-5ppt原題）某模型機采用單總線結(jié)構(gòu)如圖所