第2章 邏輯門電路

1、思考題與習(xí)題2.1 在圖2.42所示各電路中，當(dāng)輸入電壓uI分別為0V、+5V、懸空時(shí)，試計(jì)算輸出電壓uO的數(shù)值，并指出三極管工作狀態(tài)。假設(shè)三極管導(dǎo)通時(shí)的UBE=0.7V。圖2.42 題2.1電路圖解：對(duì)于圖a，當(dāng)輸入電壓uI分別為0V、+5V、懸空時(shí)，用戴維南定理對(duì)基極電路進(jìn)行等效，可分別等效為：顯然，當(dāng)輸入電壓uI分別為0V和懸空時(shí)，三極管截至，輸出電壓為10V 。當(dāng)輸入電壓uI為5V，由等效電路計(jì)算出：三極管處于飽和狀態(tài) ，uO0.3V。對(duì)于圖b，當(dāng)輸入電壓uI分別為0V、+5V、懸空時(shí)，用戴維南定理對(duì)基極電路進(jìn)行等效，可分別等效為：顯然，對(duì)于輸入電壓uI為0V，三極管截至，輸出電壓為5

2、V 。當(dāng)輸入電壓uI為5V，由等效電路計(jì)算出：三極管處于飽和狀態(tài) ，uO0.3V。當(dāng)輸入端懸空時(shí)，由等效電路計(jì)算出：三極管處于飽和狀態(tài) ，uO0.3V。上述分析歸納如下表：2.2 為什么說TTL與非門輸入端在以下三種接法時(shí)，在邏輯上都屬于輸入為0？（1）輸入端接地；（2）輸入端接低于0.8V的電源；（3）輸入端接同類與非門的輸出低電平0.3V。解：說明上述問題可以有3種途徑，即結(jié)合具體電路在所給條件下分析其輸入輸出關(guān)系、利用電壓傳輸特性或者利用與非門的主要參數(shù)進(jìn)行分析。與非門的邏輯功能可以歸納為：輸入有0，輸出為1，也就是說輸出為1時(shí)，輸入必有0。方法1：以圖2.7所示與非門電路為例，當(dāng)輸入端

3、A、B、C同時(shí)或者其中1個(gè)接地時(shí)，UB10.7V，T2、T3截至，輸出高電平，即輸出為1，所以輸入為0；當(dāng)輸入端A、B、C同時(shí)或者其中1個(gè)接低于0.8V的電源時(shí)，UB11.5V，T2有可能導(dǎo)通，但T3肯定截至，輸出高電平，即輸出為1，所以輸入為0；當(dāng)輸入端A、B、C同時(shí)或者其中1個(gè)接同類與非門的輸出低電壓0.3 V時(shí)，UB11.0V，T2、T3截至，輸出高電平，即輸出為1，所以輸入為0 。 方法2：TTL與非門的電壓傳輸特性如圖所示：可見當(dāng)輸入電壓小于1.4V時(shí)，輸出為3.6V，而在題中所給的3種情況下，輸入電壓都小于1.4V，因此輸出高電平，即輸出為1，所以輸入為0。方法3：由TTL與非門的

4、主要技術(shù)參數(shù)可知：UIL（max）0.8V，而在題中所給的3種情況下，輸入電壓都小于0.8V，說明這3種情況下，輸入電壓都為低電平，而低電平用0表示，即邏輯0。2.3 為什么說TTL與非門輸入端在以下三種接法時(shí)，在邏輯上都屬于輸入為1？（1）輸入端懸空；（2）輸入端接高于2V的電源；（3）輸入端接同類與非門的輸出高電平3.6V。解：回答上述問題也可以有3種途徑，即結(jié)合具體電路在所給條件下分析其輸入輸出關(guān)系、利用電壓傳輸特性或者利用與非門的主要參數(shù)進(jìn)行分析。（1）輸入端懸空：輸入端懸空可以看作是輸入端所接電阻R無窮大，由輸入負(fù)載特性得輸入端電壓1.4V，此時(shí)UB12.1V，T2、T3飽和導(dǎo)通，由

5、與非門的邏輯功能知只有輸入全部為高電平時(shí)，T2、T3飽和導(dǎo)通，所以輸入為1。（2）由TTL與非門的電壓傳輸特性可見：當(dāng)輸入端接高于2V的電源或者接同類與非門的輸出高電壓3.6 V時(shí)，輸出低電平即邏輯0，此時(shí)輸入一定是邏輯1。（3）以圖2.7所示與非門電路為例，輸入端通過10k電阻接地時(shí)，UR3.1V。由TTL與非門的主要技術(shù)參數(shù)可知：UIH（min）2V，可見UR> UIH（min），所以輸入為高電平，即邏輯1。2.4 指出圖2.43中各門電路的輸出是什么狀態(tài)（高電平、低電平或高阻態(tài)）。假定它們都是T1000系列的TTL門電路。圖2.43 題2.4電路圖解：在圖a中，三個(gè)輸入端都相當(dāng)于高

6、電平，即邏輯1，由與非門的功能可知，其輸出為低電平。在圖b中，輸入端接10k電阻相當(dāng)于高電平，即邏輯1，由或門的功能可知，其輸出為高電平。在圖c中，輸入端接51電阻相當(dāng)于低電平，即邏輯0，由與非門的功能可知，其輸出為高電平。在圖d中，輸入端接10k電阻相當(dāng)于高電平，即邏輯1，由或非門的功能可知，其輸出為低電平。在圖e中，EN=0，三態(tài)門電路處于禁止工作狀態(tài)，其輸出為高阻態(tài)。在圖f中，2個(gè)輸入端分別為高電平和低電平，由異或門的功能可知，其輸出為高電平。2.5 圖2.44所示為TTL與非門。設(shè)其輸出低電平UOL0.35V，輸出高電平UOH3V，允許最大灌入電流IOL=13mA，關(guān)門電平UOFF=0

7、.8V，開門電平UON=1.8V。（1） 試求TTL與非門的扇出系數(shù)NO；（2） 試求該TTL與非門的低電平噪聲容限UNL和高電平噪聲容限UNH。圖2.44 題2.5電路圖 圖2.45 題2.6電路圖解：(1) (2) VV2.6 電路如圖2.45所示，已知OC門的輸出低電平UOL=0.3V；TTL與非門的內(nèi)部電路如圖2.7所示，其輸出低電平UOL=0.3V，輸出高電平UOH=3.6V，高電平輸入電流IIH=40A，低電平輸入電流IIL=1.5mA；三極管導(dǎo)通時(shí)，UBE=0.7V，飽和管壓降UCES=0.3V，UCC=5V。試分別求出在下列情況下的UB、UC和UF值。（1） UA1=0.3V，

8、UA2=3.6V；（2） UA1=U A2=3.6V；（3） R1=，UA1= UA2=3.6V；（4） R2=，UA1= UA2=3.6V；（5） R3=，UA1= UA2=3.6V；解：(1) 由輸入條件可知：UB=0.7V，UC=0.3V， UF=3.6V；(2) 由輸入條件可知：UB=0.V，三極管截止，UC由R2、R3分壓決定， 電阻未知，無法計(jì)算；(3) 由輸入條件可知：UB=0，三極管截止，UC由R2、R3分壓決定， 電阻未知，無法計(jì)算；(4) 由輸入條件可知：UB=0.3V，三極管截止，UC、UF由R3決定；(5) 由輸入條件可知：UB=0.3V，三極管截止，UC= UCC，U

9、F=0.3V2.7 在圖2.25所示電路中，已知OC門在輸出低電平時(shí)允許的最大負(fù)載電流IOL=12mA，在輸出高電平時(shí)的漏電流IOH=200A，與非門的高電平輸入電流IIH=50A，低電平輸入電流IIL=1.4 mA，UCC=5V，Rc=1k。（1） 試問OC門的輸出高電平UOH為多少？（2） 為保證OC門的輸出低電平UOL不大于0.35V，試問最多可接幾個(gè)與非門？（3） 為保證OC門的輸出高電平UOH不低于3V，試問可接與非門的輸入端數(shù)為多少？解：(1) (2) 取(3) 因?yàn)?所以 2.8 試比較TTL電路和CMOS電路的優(yōu)、缺點(diǎn)。2.9 試說明下列各種門電路中哪些門電路的輸出端可以并聯(lián)使用。（1） 具有推拉式輸出級(jí)的TTL門電路；（2） TTL電路的OC門;（3） TTL電路的三態(tài)輸出門；（4）