一位全減器的設(shè)計(jì)_第1頁(yè)
一位全減器的設(shè)計(jì)_第2頁(yè)
一位全減器的設(shè)計(jì)_第3頁(yè)
一位全減器的設(shè)計(jì)_第4頁(yè)
一位全減器的設(shè)計(jì)_第5頁(yè)
已閱讀5頁(yè)，還剩1頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

EDA技術(shù)實(shí)用教程課題報(bào)告課題名稱(chēng)：一位全減器的設(shè)計(jì) 院系：專(zhuān)業(yè)：電子信息工程組員： 設(shè)計(jì)流程:一、一位半減器的設(shè)計(jì)一位半減器程序如下; 其中x,y是輸入，diff是輸出差，s_out是借位輸出, sub_in為借位輸入。library ieee;use ieee.std_logic_1164.all;entity h_suber is port (x,y : in std_logic; diff,s_out : out std_logic ); end h_suber;architecture hdlarch of h_suber is begin process(x,y) begin diff = x xor y;s_out = (not x) and y; end process; end hdlarch;半減器邏輯表達(dá)式:半減器真值表：輸入輸出xydiffs_sout0000011110101100半減器波形圖如下：半減器封裝圖：二、一位全減器的設(shè)計(jì)一位全減器設(shè)計(jì)結(jié)構(gòu)圖：sub_in為借位輸入,clk是輸入延遲信號(hào)用來(lái)消除仿真圖中出現(xiàn)的毛刺現(xiàn)象一位全減器邏輯表達(dá)式：一位全減器真值表：輸入輸出xysub_indiffersub_out000001001001001110111010

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論