計(jì)算機(jī)組成原理期末試題

1、一、選擇題（每題2分，共18分）1、下列關(guān)于馮諾依曼型計(jì)算機(jī)的描述，不正確的是_C_。A）計(jì)算機(jī)硬件系統(tǒng)由運(yùn)算器、存儲器、控制器、輸入設(shè)備、輸出設(shè)備五大部件組成B）指令和數(shù)據(jù)在存儲器中都是二進(jìn)制碼存儲C）指令存儲器和數(shù)據(jù)存儲器獨(dú)立分設(shè)在不同的存儲器D）存儲程序并按地址順序執(zhí)行是CPU自動(dòng)工作的關(guān)鍵2、若機(jī)器數(shù)為補(bǔ)碼，某寄存器中的內(nèi)容為BF(十六進(jìn)制)，則該寄存器存儲的數(shù)據(jù)真值是_B_(用十進(jìn)制表示)。A）65 B）-65C）64 D）-643、下列關(guān)于存儲器的描述，不正確的是_C_。A）SRAM和DRAM都是易失性存儲器B）ROM存儲器內(nèi)容是預(yù)置的，固定的，無法改寫 C）多模塊交叉存儲器主要是

2、解決主存空間不夠大的問題D）cache存儲器是為了解決CPU和主存之間在速度上不匹配的問題4、下列關(guān)于RISC的描述中，不正確的是_C_。A）指令條數(shù)比CISC少B）指令長度固定，指令格式種類少，尋址方式種類少C）在程序中出現(xiàn)頻率占80%的指令占指令總數(shù)的20%D）只有取數(shù)/存數(shù)指令訪問存儲器5、設(shè)機(jī)器數(shù)字長為16位，一個(gè)容量為32MB的存儲器，CPU按半字長尋址，其尋址范圍是_C_。A）223 B）224 C）225 D）2266、在程序的執(zhí)行過程中，cache與主存的地址映射是由_D_。A）程序員調(diào)度的B）操作系統(tǒng)管理的C）由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的D）硬件自動(dòng)完成的7、下列關(guān)于指令

3、的描述，不正確的是_A_。A）指令周期是指CPU執(zhí)行某條指令的時(shí)間B）一個(gè)指令周期常常包含若干個(gè)CPU周期C）一個(gè)CPU周期包含若干時(shí)鐘周期D）一條機(jī)器指令對應(yīng)一個(gè)微程序，微程序是由若干條微指令序列組成8、在多總線結(jié)構(gòu)中，用于連接高速I/O設(shè)備模塊的總線是_C_。A）CPU總線 B）系統(tǒng)總線C）PCI總線 D）ISA總線9、下列關(guān)于磁盤存儲器的描述，不正確的是_D_。A）數(shù)據(jù)的寫入和讀出是合用一個(gè)磁頭，稱為讀寫磁頭B）磁盤控制器是主機(jī)和磁盤驅(qū)動(dòng)器之間的接口C）磁盤的道密度指沿磁盤半徑方向單位長度上的磁道數(shù)D）磁盤記錄面外圈的扇區(qū)比內(nèi)圈的扇區(qū)要長，因此每個(gè)扇區(qū)記錄的信息也要多二、填空題（共30分

4、）1、摩爾定律指的是_芯片單位面積上晶體管的數(shù)目_每18個(gè)月翻一番。2、SRAM存儲器的存儲元是_觸發(fā)器_，DRAM存儲器的存儲元是_MOS晶體管和電容器_。3、指令的尋址方式有_順序_尋址方式和_跳躍_尋址方式兩種。4、假設(shè)某機(jī)器有120條指令，平均每條指令由5條微指令組成，其中有一條取指微指令是所有指令公用的。已知微指令長度位32bit，則控制存儲器的容量最少是_15392bit_。5、流水線技術(shù)利用的是_時(shí)間_并行性，超標(biāo)量技術(shù)利用的是_空間_并行性。6、總線的定時(shí)方式中，_異步定時(shí)_適用于快速和慢速功能模塊都連接到同一總線的情況，_同步定時(shí)_適用于總線長度較短、各功能模塊速度比較接近的

5、情況。7、總線仲裁方式有_分布式仲裁_和集中式仲裁。集中式仲裁又分為三種，分別是_鏈?zhǔn)讲樵兎绞絖，_計(jì)數(shù)器定時(shí)查詢方式_，和_獨(dú)立請求方式_。 8、Infiniband是一個(gè)高性能的_I/O_標(biāo)準(zhǔn)，是一種基于_開關(guān)_的體系結(jié)構(gòu)。9、PCI采用的是_同步_時(shí)序協(xié)議和_集中式_仲裁策略，其基本傳輸機(jī)制是_猝發(fā)式傳送_。10、采用串行接口進(jìn)行字符傳送，假設(shè)波特率為3600波特，字符傳送速率為400字符/秒，則每個(gè)字符包含_9_bit。11、讀寫操作時(shí)，磁盤是恒_角速_旋轉(zhuǎn)，光盤是恒_線速_旋轉(zhuǎn)。12、某磁盤存儲器有20個(gè)可用盤面，每個(gè)盤面有200個(gè)磁道，每個(gè)磁道均記錄18000B信息，最小磁道直徑是

6、240mm，最大磁道直徑是340mm，是則該磁盤存儲器的道密度為_4道/mm_，柱面數(shù)為_200_，磁盤總?cè)萘繛開72000000B_。13、某磁盤存儲器轉(zhuǎn)速為6000RPM，平均找道時(shí)間為12ms，數(shù)據(jù)傳輸率為1KB/ms，則讀出磁盤上連續(xù)存放的1MB數(shù)據(jù)需要的平均時(shí)間是_1041ms_。三、簡答題（每題3分，共12分）2、什么是程序的局部性原理？程序總是趨向于使用最近使用過的數(shù)據(jù)和指令，包括程序的時(shí)間局部性和程序的空間局部性。1）程序的時(shí)間局部性：指程序即將用到的信息可能就是目前正在使用的信息。2）程序的空間局部性：指程序即將用到的信息可能與目前正在使用的信息在空間上相鄰或者臨近。4、在多

7、總線結(jié)構(gòu)中有三種總線（HOST總線、PCI總線和LEGACY總線）和三種橋（北橋、南橋和PCI/LEGACY橋），請說出這三種橋分別連接的是哪些總線？北橋連接HOST總線和PCI總線，南橋連接PCI總線和PCI總線，PCI/LEGACY橋連接PCI總線和LEGACY總線。四、設(shè)有浮點(diǎn)數(shù)x=23×(+11/16)，y24×(-13/16)，階碼用4位（含一位符號位）補(bǔ)碼表示，尾數(shù)用5位（含一位符號位）補(bǔ)碼表示，求真值x/y=？要求（1）寫出x，y的浮點(diǎn)數(shù)表示，（2）用補(bǔ)碼加減交替法完成尾數(shù)除法運(yùn)算。（1）11/16=0.1011，故x的浮點(diǎn)數(shù)表示為001101011-13/1

8、6=1.1101，故y的浮點(diǎn)數(shù)表示為010010011（2）現(xiàn)依然用x和y表示其尾數(shù)，則x=0.1011，y=-0.1101，用補(bǔ)碼加減交替法進(jìn)行x/y的尾數(shù)運(yùn)算如下：1.微操作命令和微操作 答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實(shí)現(xiàn)的最基本操作。2.快速緩沖存儲器 答：快速緩沖存儲器是為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲器，它對用戶是透明的。只要將CPU最近期需用的信息從主存調(diào)入緩存，這樣CPU每次只須訪問快速緩存就可達(dá)到訪問主存的目的，從而提高了訪存速度。五、有一個(gè)2048K×16位的存儲器，由若干片256K×8位的DRAM芯片構(gòu)成

9、。問：（1）需要多少片DRAM芯片？（2）該存儲器需要多少字節(jié)地址位？ （3）畫出該存儲器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號有地址信號、數(shù)據(jù)信號、控制信號MREQ#和R/W#。（1）需要DRAM芯片數(shù)=2048K×16位/(256K×8位)=16（2）該存儲器容量為2048K×16位=4096KB，4096K=212，故需要12個(gè)字節(jié)地址位(22)（3）存儲器與CPU連接的結(jié)構(gòu)圖七、設(shè)某機(jī)的指令格式、有關(guān)寄存器和主存內(nèi)容如下，X為尋址方式，D為形式地址，請?jiān)谙卤碇刑钊胗行У刂稥及操作數(shù)的值。答案如下：八、下圖所示為單總線CPU內(nèi)部框圖，其中R0R3為通用寄存

10、器，ALU具有加、減運(yùn)算功能。完成下列問題：（10分）1）說明圖中IR,PC,AR,DR,Y,Z寄存器的作用。2）畫出加法指令SUB R1,(R2)的指令周期流程圖，其中“(Ri)”表示寄存器間接尋址，指令左邊的操作數(shù)為目的操作數(shù)。答案如下：1）IR為指令寄存器，PC為程序計(jì)數(shù)器，AR為內(nèi)存地址暫存器，DR為內(nèi)存數(shù)據(jù)暫存器，Y用于暫存ALU的一個(gè)操作數(shù)，Z用于暫存ALU的運(yùn)算結(jié)果。2）SUB R1,(R2)的指令周期流程圖如下：2、當(dāng)機(jī)器字長一定時(shí)，_B_越長，浮點(diǎn)數(shù)表示的范圍越大，精度越低。A）階符 B）階碼C）尾符 D）尾數(shù)3、下列關(guān)于cache地址映射的描述，不正確的是_D_。A）全相聯(lián)

11、映射方式中，主存的一個(gè)塊可能存放到cache中任意一行B）直接映射方式中，主存的一個(gè)塊只能存放在cache的一個(gè)特定行C）全相聯(lián)映射方式的cache利用率高，直接映射方式的cache利用率低D）組相聯(lián)映射方式是全相聯(lián)映射和直接映射方式的折中方案，即主存中的一個(gè)塊放到cache的哪個(gè)組是靈活的，而放到該組的哪個(gè)行是固定的。4、CPU響應(yīng)中斷的時(shí)間是_C_。A）中斷源提出請求B）取指周期結(jié)束C）執(zhí)行周期結(jié)束D）間址周期結(jié)束5、分支預(yù)測的目的是為了_D_。A）提高轉(zhuǎn)移指令的執(zhí)行速度B）提高每條指令的流水執(zhí)行速度C）提高程序的正確性D）提高指令預(yù)取的成功率6、在堆棧尋址中，設(shè)A為累加器，SP為堆棧指示

12、器，Msp為SP指示的棧頂單元。如果進(jìn)棧操作順序是：（SP）-1SP，（A）Msp；那么出棧操作的順序應(yīng)是_A_。A）（Msp）A，（SP）+1SPB）（SP）+1SP，（Msp）AC）（SP）-1SP，（Msp）AD）（Msp）A，（SP）-1SP7、中斷處理過程中，_A_是由硬件完成。A）關(guān)中斷B）開中斷C）保存CPU現(xiàn)場D）恢復(fù)CPU現(xiàn)場8、下列說法中正確的是_D_。A）多體交叉存儲器主要解決擴(kuò)充容量問題。B）Cache地址空間是主存地址空間的一部分。C）主存都是由易失性的隨機(jī)讀寫存儲器構(gòu)成的。D）Cache的功能全部由硬件實(shí)現(xiàn)。9、計(jì)算機(jī)操作的最小單位時(shí)間是_A_。A）時(shí)鐘周期B）指令

13、周期C）CPU周期D）中斷周期。1、若機(jī)器數(shù)為補(bǔ)碼，某寄存器中的內(nèi)容為BF(十六進(jìn)制)，則該寄存器存儲的數(shù)據(jù)真值是_-65_(用十進(jìn)制表示)。2、多模塊交叉存儲器中，地址在模塊中的安排方式有_順序_和_交叉_兩種。3、已知cache存儲周期為20ns，主存存儲周期為220ns，cache/主存系統(tǒng)平均訪問時(shí)間為60ns，則cache命中率是_80%_。4、假設(shè)某機(jī)器有120條指令，平均每條指令由5條微指令組成，其中有一條取指微指令是所有指令公用的。已知微指令長度位32bit，則控制存儲器的容量最少是_15392bit_。5、流水線中存在的三種相關(guān)沖突分別是_資源相關(guān)_，_數(shù)據(jù)相關(guān)_和_控制相關(guān)

14、6、按總線仲裁電路的位置不同，總線總裁分為_集中式_仲裁和_分布式_仲裁。7、設(shè)字長8位（含1位符號位），則原碼定點(diǎn)小數(shù)能表示的絕對值最大負(fù)數(shù)是_-（1-2-7）8、在組合邏輯控制器中，微操作控制信號由 _時(shí)序_、_狀態(tài)條件_和_指令決定。 9、已知有四位數(shù)P1P2P3P4采用偶校驗(yàn)，其校驗(yàn)位C的表達(dá)式為_P1異或 P2異或P3異或P4_。10、在不改變中斷響應(yīng)優(yōu)先級次序的條件下，通過_中斷屏蔽_可以改變中斷處理次序。三、浮點(diǎn)數(shù)標(biāo)準(zhǔn)IEEE754的規(guī)格化數(shù)表示方式為(-1)s*1.m*2e-127，其中s為符號位，m為尾數(shù)，e為階碼，32位浮點(diǎn)數(shù)的s、e、m分別占1，8，23bit，

15、請寫出下列十進(jìn)制數(shù)的IEEE754標(biāo)準(zhǔn)的32位浮點(diǎn)規(guī)格化數(shù)。(1) 25/64(2) -35/128答：25/64=(0.00011001)2=(1.1001x2-4)2-35/64=(-0.00100011)2=(-1.00011x2-3)2故25/64的IEEE754標(biāo)準(zhǔn)的32位浮點(diǎn)規(guī)格化數(shù)為：-35/64的IEEE754標(biāo)準(zhǔn)的32位浮點(diǎn)規(guī)格化數(shù)為：四、已知x=0.1011，y=0.1101，求x÷y（用補(bǔ)碼加減交替法進(jìn)行運(yùn)算）。 1、假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是_D_。A 11001011 B 11010110 C 11000001 D

16、110010012、在機(jī)器數(shù)_B_中，零的表示是唯一的。A 原碼 B 補(bǔ)碼 C 移碼 D 反碼3、某機(jī)字長32位，存儲容量64MB，若按字編址，它的尋址范圍是_C_。A 8M B 16MB C 16M D 8MB4、采用虛擬存儲器的主要目的是_B_。A 提高主存儲器的存取速度； B 擴(kuò)大主存儲器的存儲空間，并能進(jìn)行自動(dòng)管理和調(diào)度；C 提高外存儲器的存取速度； D 擴(kuò)大外存儲器的存儲空間；5、微程序控制器中，機(jī)器指令與微指令的關(guān)系是_B_。A 每一條機(jī)器指令由一條微指令來執(zhí)行；B 每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行；C 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行；D 一條微指令由

17、若干條機(jī)器指令組成；6、同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏擾C_。A 不需要應(yīng)答信號； B 總線長度較短；C 用一個(gè)公共時(shí)鐘信號進(jìn)行同步； D 各部件存取時(shí)間較為接近；7、計(jì)算機(jī)系統(tǒng)中的存儲器系統(tǒng)是指_D_。A RAM存儲器 B ROM存儲器 C主存儲器 D cache、主存儲器和外存儲器8、存儲單元是指_B_。A 存放一個(gè)二進(jìn)制信息位的存儲元 B 存放一個(gè)機(jī)器字的所有存儲元集合C 存放一個(gè)字節(jié)的所有存儲元集合 D 存放兩個(gè)字節(jié)的所有存儲元集合；9、雙端口存儲器所以能高速進(jìn)行讀 / 寫，是因?yàn)椴捎胈B_。A 高速芯片 B 兩套相互獨(dú)立的讀寫電路 C 流水技術(shù) D 新型器件

18、10、描述流水CPU基本概念正確的句子是_D_。A.流水CPU是以空間并行性為原理構(gòu)造的處理器B.流水CPU一定是RISC機(jī)器C.流水CPU一定是多媒體CPUD.流水CPU是一種非常經(jīng)濟(jì)而實(shí)用的時(shí)間并行技術(shù)二、填空題（共25 分 每空 1 分）1、馮·諾依曼計(jì)算機(jī)在硬件上是由 控制器 、 存儲器 、 運(yùn)算器 、 輸入設(shè)備 、 輸出設(shè)備 五大部分構(gòu)成。2、IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由符號位S_、階碼E、尾數(shù)M三個(gè)域組成。其中階碼E的值等于指數(shù)的_真值e_加上一個(gè)固定_偏移位_。3、根據(jù)地址格式不同，虛擬存儲器分為_頁式_、_段式_和_段頁式_三種。4、CPU從主存取出一條指令并執(zhí)行

19、該指令的時(shí)間叫做_指令周期_，它常用若干個(gè)_機(jī)器周期_來表示，而后者又包含有若干個(gè)_時(shí)鐘周期_。5、對存儲器的要求是_容量大，速度快_，_成本低。為了解決這方面的矛盾，計(jì)算機(jī)采用多級存儲體系結(jié)構(gòu)。6、指令系統(tǒng)是表征一臺計(jì)算機(jī)性能的重要因素，它的格式和_功能_不僅直接影響到機(jī)器的硬件結(jié)構(gòu)而且也影響到系統(tǒng)軟件。7、CPU中至少有如下六類寄存器_指令_寄存器，_程序_計(jì)數(shù)器， _地址_寄存器， 通用 寄存器，狀態(tài)條件寄存器， 緩沖 寄存器。三、簡答題（共20分）1、什么是RISC？RISC指令系統(tǒng)的特點(diǎn)是什么？答： RISC是精簡指令系統(tǒng)計(jì)算機(jī)，它有以下特點(diǎn)：（1） 選取使用頻率最高的一些簡單指令，

20、以及很有用但不復(fù)雜的指令。（2） 指令長度固定，指令格式種類少，尋址方式種類少。（3） 只有取數(shù)/存數(shù)指令訪問存儲器，其余指令的操作都在寄存器之間進(jìn)行。（4） 大部分指令在一個(gè)機(jī)器周期內(nèi)完成。（5） CPU中通用寄存器數(shù)量相當(dāng)多。（6） 以硬布線控制為主，不用或少用微指令碼控制。（7） 一般用高級語言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。2、簡述控制器的基本功能？（8分）答：一臺電子計(jì)算機(jī)基本上可以劃分為兩大部分-控制器和執(zhí)行部件，控制器就是控制部件，運(yùn)算器、存儲器、外設(shè)對控制器來說就是執(zhí)行部件?？刂破骶哂腥缦滤膫€(gè)方面的基本功能：1）指令控制，程序的順序控制，稱為指令控制。2）操作控

21、制，管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作。3）時(shí)間控制，對各種操作實(shí)施時(shí)間上的定時(shí)，稱為時(shí)間控制。 4）數(shù)據(jù)控制，所謂數(shù)據(jù)加工，就是對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理。3、CPU響應(yīng)中斷應(yīng)具備哪些條件？畫出中斷處理過程流程圖。（8分）條件：（1）在CPU中的中斷屏蔽觸發(fā)器IM必須是開放的。(2）外設(shè)有中斷請求時(shí)，中斷請求觸發(fā)器IR必須處于“1”狀態(tài)，保持中斷請求信號。（3）外設(shè)接口中中斷允許觸發(fā)器EI必須為“1”，這樣才能把外設(shè)中斷請求送至CPU。 （4）當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)機(jī)器周期響應(yīng)中斷。 四、有兩個(gè)浮點(diǎn)數(shù) x=2(+01)2 (-0.111)2 Y=2(+01)2 (+0.101)2 ，設(shè)階碼2位，階符1位，數(shù)符1位，尾數(shù)3位，用補(bǔ)碼運(yùn)算規(guī)則計(jì)算x-y的值。1) 設(shè)Sx為x的尾數(shù)，Sy為y的尾數(shù)，則Sx=(-0.111)2 Sx補(bǔ)=1.001Sy=(+0.1