大學計算機原理--數(shù)字邏輯課件--第三章 時序邏輯

1、第三章 時序邏輯2第三章 時序邏輯n時序邏輯電路概述n鎖存器和觸發(fā)器n寄存器和移位寄存器n計數(shù)器n同步時序邏輯分析n同步時序邏輯設計 時序邏輯的特點時序邏輯的特點 任何時刻的輸出取決于任何時刻的輸出取決于 當前的輸入信號當前的輸入信號 電路原來的狀態(tài)電路原來的狀態(tài) 時序邏輯的應用時序邏輯的應用 計數(shù)器計數(shù)器0101 計計 數(shù)數(shù) 器器Q3 Q2 Q1 Q0 x0000000100010010&110XFXFF=X時序邏輯電路概述時序電路：是指電路在任何時刻產(chǎn)生的穩(wěn)定輸出信號， 不僅取決于該時刻電路的輸入，而且也取 決于電路過去的輸入信號。時序電路輸入時序電路輸出組合電路x1xnZ1Zm存

2、儲電路Y1Yry1yr內(nèi)部輸入內(nèi)部輸出存儲電路輸入存儲電路輸出時序電路的狀態(tài)Zi=fi(x1, x2, , xn, y1, y2, , yr), i= 1, , m 輸出函數(shù)Yi=gi(x1, x2, , xn, y1, y2, , yr), i= 1, , r 控制或激勵函數(shù)第三章 時序邏輯n時序邏輯電路概述n鎖存器和觸發(fā)器n寄存器和移位寄存器n計數(shù)器n同步時序邏輯分析n同步時序邏輯設計n能夠存儲能夠存儲(記憶記憶)一位二進制數(shù)的基本單一位二進制數(shù)的基本單元電路。由門電路構成，輸出具有兩個元電路。由門電路構成，輸出具有兩個穩(wěn)定的物理狀態(tài)。穩(wěn)定的物理狀態(tài)。 鎖存器鎖存器n兩個基本特性 穩(wěn)定狀態(tài)

3、可以相互轉(zhuǎn)換或翻轉(zhuǎn)(象翹翹板的翻轉(zhuǎn)) 具有兩個穩(wěn)定的工作狀態(tài)“1”狀態(tài) 通常 Q =1,Q = 0“0”狀態(tài) 通常 Q =0,Q = 1QQ0 1即在輸入控制下可以“0” “1”“1” “0”次態(tài)方程 鎖存器鎖存器的次態(tài)是它的現(xiàn)態(tài)和輸入信號 的函數(shù)(狀態(tài)方程，特征方程)，即 Q n+1=f (Q n,X ) n術語說明現(xiàn)態(tài) 把鎖存器在翻轉(zhuǎn)前的狀態(tài)叫鎖存器鎖存器的現(xiàn)態(tài)， 用 Q n 表示。次態(tài) 把鎖存器鎖存器翻轉(zhuǎn)后的狀態(tài)叫鎖存器鎖存器的次態(tài)， 用 Q n+1 表示。鎖存器nRS鎖存器QQRSSetResetQQRSRS鎖存器nRS鎖存器QQRS S RQ n+1 0 0 0 1 1 0 1 1次

4、態(tài)真值表SetReset鎖存器n基本SR鎖存器QQRS S RQ n+1 0 01 0 11 1 00 1 1Q n次態(tài)真值表SetReset鎖存器n基本SR鎖存器鎖存器QQRS0011QQRS1110QQRS1101n基本SR鎖存器QQRS S RQ n+1 0 0不定 0 11 1 00 1 1Q n次態(tài)真值表SetReset輸出既非輸出既非 0 狀態(tài)，也非狀態(tài)，也非 1 狀態(tài)。當狀態(tài)。當 R 和和 S 同時由同時由 0 變變 1 時，時，輸出狀態(tài)可能為輸出狀態(tài)可能為 0，也可能為，也可能為 1，即輸出狀態(tài)不定。因此，這種，即輸出狀態(tài)不定。因此，這種情況禁用。情況禁用。鎖存器0 0 0 0

5、 0 1 輸出狀態(tài)不穩(wěn)輸出狀態(tài)不穩(wěn)0 1 0 10 1 1 1輸出狀態(tài)為輸出狀態(tài)為11 0 0 01 0 1 0輸出狀態(tài)為輸出狀態(tài)為01 1 0 01 1 1 1輸出狀態(tài)不變輸出狀態(tài)不變0 1 0 10 1 1 10 0 0 0 0 1 RQnSQn+1=S+ QnR狀態(tài)方程：狀態(tài)方程：約束條件約束條件: : 1RS RSnQ1nQ 1 1 1 10001011011111SRnQ1nQ S RQ n+1 0 0不定 0 11 1 00 1 1Q n01SR鎖存器狀態(tài)轉(zhuǎn)換圖SR=01SR=10SR=11SR=11TSQTTR例：已知基本例：已知基本SR鎖存鎖存器的輸入信號波形如圖所示，試畫器的

6、輸入信號波形如圖所示，試畫出出 、 的電壓波形。設鎖存器的初始狀態(tài)為的電壓波形。設鎖存器的初始狀態(tài)為Q=0。QQ TQ或非門的SR鎖存器或非門組成的基本SR鎖存器的狀態(tài)轉(zhuǎn)換表 SR鎖存器的狀態(tài)方程與約束條件是否有效？SR鎖存器鎖存器應用應用 利用SR鎖存器的記憶功能消除機械開關振動引起的干擾脈沖。 （a）電路 (b)輸出電壓波形利用SR鎖存器消除機械開關振動的影響QQ4321ENRS門控SR鎖存器 1 1 0 1 0 置置1 1 0 1 0 1 置置0 0 保持保持QnQnQEN S R Q 說明說明 1 1 1 - - - 不穩(wěn)不穩(wěn)nQnQ 1 0 0 保持保持Qn+1=S+ QnR狀態(tài)方程

7、：( (約束條約束條件件 ) )0SR 門控SR鎖存器門控RS鎖存器波形圖0門控D鎖存器QQ4321ENRSDQQ4321ENRSD0 1 0 1 置置0門控門控D鎖存器功能表鎖存器功能表 1 1 1 0 置置1 0 保持保持QnQnQD EN Q 說明說明 狀態(tài)方程：狀態(tài)方程： Qn+1=DDQ n+10011次態(tài)真值表01D=1D=0D=0D=1門控D鎖存器狀態(tài)圖門控D鎖存器波形圖DDQ1QDDQ2QDCPCPCP主從結構觸發(fā)器主從結構觸發(fā)器下降沿D觸發(fā)器主從結構觸發(fā)器主從結構觸發(fā)器下降沿D觸發(fā)器DD主主Q1QDD從從Q2QDCPCPCP邏輯符號主從結構觸發(fā)器主從結構觸發(fā)器主從結構觸發(fā)器主

8、從結構觸發(fā)器 下降沿觸發(fā)D觸發(fā)器波形圖CPDQ主從結構觸發(fā)器主從結構觸發(fā)器DCPDQQDDQQCPDCP波形圖1 1、邏輯結構、邏輯結構QQRSKCPJnn1nQJQKQJK鎖存器鎖存器QQ4321ENRS2 2、特征方程、特征方程( (無約束方程無約束方程) )3 3、功能表、功能表 K J Qn Qn+1 說說 明明0 0 0 00 0 1 10 1 0 10 1 1 1 輸出狀態(tài)為輸出狀態(tài)為1 1 0 0 01 0 1 0輸出狀態(tài)為輸出狀態(tài)為01 1 0 1 1 1 1 0輸出狀態(tài)翻轉(zhuǎn)輸出狀態(tài)翻轉(zhuǎn)輸出狀態(tài)不變輸出狀態(tài)不變Qn+1 =J 3 3、狀態(tài)圖、狀態(tài)圖01JK=1JK=0 JK=

9、1JK= 04、強制端強制端QQKCPJDRDS強制輸入端：強制輸入端：DR：無論無論CP為何值，該端為為何值，該端為0，將將FF置置0，異步置，異步置0端。端。DS：無論無論CP為何值，該端為為何值，該端為0，將將FF置置1，異步置，異步置1端。端。QQ J CP KDSDR 5 5、邏輯符號、邏輯符號JK鎖存器缺陷n當CP=1持續(xù)較長時，觸發(fā)器將會連 續(xù)反轉(zhuǎn)，我們把這時的翻轉(zhuǎn)稱空翻QQRSKCPJJ =K =1，CP=1可能產(chǎn)生空翻111100110主從JK觸發(fā)器QQRS10RS10KJCP 主 從主從JK觸發(fā)器的工作原理：1. 當CP1時，CP0，從觸發(fā)器被封鎖，保持原狀態(tài)不變：主觸發(fā)器

10、工作，接收J 和K 端的輸入信號。2. 當CP由1躍變到0時，即CP=0、CP1。主觸發(fā)器被封鎖，輸入信號J、K不再影響主觸發(fā)器的狀態(tài)；從觸發(fā)器工作，接收主觸發(fā)器輸出端的狀態(tài)。主從JK觸發(fā)器KJQQQ主主Q主主CP1RD主主0SD主主RD從從SD從從主從JK觸發(fā)器CP0KJQQQ主主Q主主R主主S主主1主從主從JKJK觸發(fā)器的狀態(tài)方程：觸發(fā)器的狀態(tài)方程：RD從從SD從從CPJKQ主從主從JKJK觸發(fā)器波形圖觸發(fā)器波形圖設初態(tài)設初態(tài)Q=0Q=0（1）主從觸發(fā)器的翻轉(zhuǎn)是在CP由1變0時刻（CP下降沿）發(fā)生的。（2）CP一旦變?yōu)?后，主觸發(fā)器被封鎖，其狀態(tài)不再受J、K影響，因此不會有空翻現(xiàn)象。主從J

11、K觸發(fā)器存在的問題一次翻轉(zhuǎn)現(xiàn)象主從JK觸發(fā)器KJQ主主Q主主CP1RD主主SD主主RD從從SD從從QQ主從JK觸發(fā)器存在的問題一次翻轉(zhuǎn)現(xiàn)象主從JK觸發(fā)器KJQ主主Q主主CP1RD主主SD主主RD從從SD從從QQ=01主從JK觸發(fā)器存在的問題一次翻轉(zhuǎn)現(xiàn)象主從JK觸發(fā)器KJQ主主Q主主CP1RD主主SD主主RD從從SD從從QQ=0100主從JK觸發(fā)器存在的問題一次翻轉(zhuǎn)現(xiàn)象主從JK觸發(fā)器KJQ主主Q主主CP1RD主主SD主主RD從從SD從從QQ=010 -10 -1主從JK觸發(fā)器存在的問題一次翻轉(zhuǎn)現(xiàn)象 主從JK觸發(fā)器在CP=1期間，輸入干擾使得主觸發(fā)器翻轉(zhuǎn)一次， 在CP由1變0時刻，將主觸發(fā)器錯誤狀

12、態(tài)傳給從觸發(fā)器。主從JK觸發(fā)器KJQ主主Q主主CP1RD主主SD主主RD從從SD從從QQ=010 -11主從主從JK觸發(fā)器一次翻轉(zhuǎn)觸發(fā)器一次翻轉(zhuǎn)CPJK =0Q S4 S3 S2 S1 COA4 A3 A2 A1 CI B4 B3 B2 B174LS283用加法器構造8421BCD加法器用加法器構造8421BCD加法器集成邊沿JK觸發(fā)器CP =0 S=R=1 觸發(fā)器保持不變集成邊沿JK觸發(fā)器CP =0 S=R=1 觸發(fā)器保持不變00110QnQn集成邊沿JK觸發(fā)器CP =1 觸發(fā)器處于“自鎖”狀態(tài)Q n+1=Q nCP +Q nS =Q n+Q nS =Q nQ n+1=Q nCP +Q nR

13、 =Q n+Q nR =Q nCP =0 S=R=1 觸發(fā)器保持不變集成邊沿JK觸發(fā)器CP =1 觸發(fā)器處于“自鎖”狀態(tài)Q n+1=Q nCP +Q nS =Q n+Q nS =Q n當CP由1變0時，解除自鎖(tpd延遲后變?yōu)?)S =JQ nR =KQ nQ n+1=Q nCP +Q nR =Q n+Q nR =Q nCP =0 S=R=1 觸發(fā)器保持不變主從JK與邊沿JK波形比較CPJK =0主從 Q邊沿 Q負邊沿JK觸發(fā)器邏輯符號QQJJCCPKK主從JK觸發(fā)器邏輯符號QQJJCCPKK維持阻塞D觸發(fā)器觸發(fā)器工作原理：CP =0 R=S=1 維持原狀態(tài)a. 維持置0維持線置1維持線當C

14、P由0躍變到1時D =D1D2D =0R =0 S =1 Q =0D =1R =1 S =0 Q =1維持阻塞D觸發(fā)器觸發(fā)器工作原理：CP =0 R=S=1 維持原狀態(tài)a. 維持置0維持線置1維持線當CP由0躍變到1時D =D1D2D =0R =0 S =1 Q =0D =1R =1 S =0 Q =1阻塞置阻塞置0 0阻塞置阻塞置1 1b.阻塞當CP =1時D =1 0阻塞置0線使R =1 S =0 R =1D =0 1阻塞置1線使R =0 S =1 S =1 觸發(fā)方式的分析： CP =0 保持 CP =1 狀態(tài)不受影響 當CP由0躍變到1時觸發(fā)器接收D數(shù)據(jù)n+1n+1維持阻塞D觸發(fā)器維持阻

15、塞D觸發(fā)器1DC1QQCPDSDRDSR1234567 CP=0、CP=1期間觸發(fā)器狀態(tài)不變。只有CP到來Q隨D變化而改變。DSDRCP DQ維持阻塞D觸發(fā)器波形圖J=K=TQ n+1=JQ n+KQ nQ n+1=TQ n+TQ nT=0Q n+1=Q nT=1Q n+1=Q nQQCPJCKTT觸發(fā)器DRDS觸發(fā)器類型的相互演化1. 公式法：利用觸發(fā)器次態(tài)方程，聯(lián)解求轉(zhuǎn)換邏輯例如：JK觸發(fā)器 D觸發(fā)器JK次態(tài)方程:Q n+1=JQ n+KQ nD次態(tài)方程:Q n+1=D=D(Q n +Q n)=DQ n+DQ n比較兩個次態(tài)方程得：J=D, K=DQQRSCPJCKDJK D、T、RS“J

16、K”的的 特性方程：特性方程：nnnQKQJQ 1(一一) JK D“D” 的的 特性方程：特性方程：DQn 1nnDQQD DKDJ , QQCP1J C1 IK1D(二二) JK T“T” 的的 特性方程：特性方程：nnnQTQTQ 1TKJ QQCP1J C1 IKT(三三) JK RSRKSJ , QCP1J C1 IKQD JK 、T、RS(一一) D JKD ：DQn 1JK ：nnnQKQJQ 1nnQKQJD QQCPD C&11(二二) D TT ：nnnQTQTQ 1nnnQTQTQTD QQCPD C=1(三三) D RSRS ：nnQRSQ 1(RS = 0)n

17、QRSD QQCPD C&11例例1：四人搶答電路四人搶答電路。四人參加比賽，每。四人參加比賽，每人一個按鈕，其中最先按下按鈕者，相應人一個按鈕，其中最先按下按鈕者，相應的指示燈亮；其他人再按按鈕不起作用。的指示燈亮；其他人再按按鈕不起作用。電路的核心用電路的核心用74LS175四四D觸發(fā)器。其觸發(fā)器。其內(nèi)部包含了四個內(nèi)部包含了四個D觸發(fā)器，各輸入、輸出觸發(fā)器，各輸入、輸出以字頭相區(qū)別，管腳圖見下頁。以字頭相區(qū)別，管腳圖見下頁。觸發(fā)器的應用舉例觸發(fā)器的應用舉例47CLRD CPQQCLRD CPQQCLRD CPQQCLRD CPQQ1QQ11D2QQ22DGND4QQ44D3QQ33

18、D時鐘時鐘請零請零USC公用清零公用清零公用時鐘公用時鐘74LS175管腳圖管腳圖48+5V1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP& 1& 2& 3清零清零CP賽前先清零賽前先清零0輸出為零發(fā)輸出為零發(fā)光管不亮光管不亮74LS17549CP進入進入D觸發(fā)器觸發(fā)器1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP+5V& 1& 2& 3清零清零CP1反相端都為反相端都為1174LS175501Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP& 1& 2& 3清零清零CP+5V若有一按

19、鈕被按下，若有一按鈕被按下，比如第一個鈕。比如第一個鈕。=1=000被封被封此時其它按鈕再此時其它按鈕再按下，由于沒有按下，由于沒有CP 不起作用。不起作用。CQ2DCJKCPQ11例例2 畫出圖中畫出圖中Q1、Q2 的波形，兩個觸發(fā)的波形，兩個觸發(fā)器的初始狀態(tài)均為器的初始狀態(tài)均為0。觸發(fā)器的應用舉例觸發(fā)器的應用舉例52211111QQQKQJQn112QDQnCPQ2 0Q1 053觸發(fā)器應用觸發(fā)器應用 并行數(shù)據(jù)存儲：并行數(shù)據(jù)存儲：在一組觸發(fā)器中同時保存在一組觸發(fā)器中同時保存來自并行線的幾個數(shù)據(jù)位。來自并行線的幾個數(shù)據(jù)位。(寄存器寄存器) 計數(shù)：計數(shù)：數(shù)字計數(shù)器。數(shù)字計數(shù)器。 分頻：分頻：對

20、周期波形進行分對周期波形進行分(減少減少)頻。頻。 時序脈沖產(chǎn)生器時序脈沖產(chǎn)生器 控制器控制器tsthtwhtwl數(shù)據(jù)數(shù)據(jù)D時鐘時鐘CLK1、數(shù)據(jù)輸入信號的時間參數(shù)：、數(shù)據(jù)輸入信號的時間參數(shù)： ts：數(shù)據(jù)建立時間：數(shù)據(jù)建立時間( (D在在CLK有效邊沿之前提前到來的時間有效邊沿之前提前到來的時間) ) th：數(shù)據(jù)保持時間：數(shù)據(jù)保持時間( (D在在CLK有效邊沿之后繼續(xù)保持不變的時間有效邊沿之后繼續(xù)保持不變的時間) )2 2、時鐘信號的時間參數(shù)：、時鐘信號的時間參數(shù)： twh：時鐘：時鐘CLK保持高電平的最小持續(xù)時間保持高電平的最小持續(xù)時間 twl：時鐘：時鐘CLK保持低電平的最小持續(xù)時間保持低

21、電平的最小持續(xù)時間fmax：觸發(fā)器最高工作頻率：觸發(fā)器最高工作頻率wlwhmaxtt1f ( (twh +twl保證觸發(fā)器正常工作的最小時鐘周期保證觸發(fā)器正常工作的最小時鐘周期) )時間參數(shù)時間參數(shù)時間參數(shù)時間參數(shù)3、觸發(fā)器的翻轉(zhuǎn)延遲時間：、觸發(fā)器的翻轉(zhuǎn)延遲時間：tp：時鐘信號幅度：時鐘信號幅度50%到觸發(fā)器到觸發(fā)器Q端輸出信號端輸出信號幅度幅度50%的時間間隔。的時間間隔?？偨Y總結 鎖存器與觸發(fā)器器的區(qū)別 基本RS鎖存器、門控RS鎖存器 門控D鎖存器、主從D觸發(fā)器與維持阻塞D觸發(fā)器器 基本JK鎖存器、主從JK觸發(fā)器與負邊沿JK觸發(fā)器 觸發(fā)器的相互轉(zhuǎn)化第三章 時序邏輯n時序邏輯電路概述n鎖存器

22、和觸發(fā)器n寄存器和移位寄存器n計數(shù)器n同步時序邏輯分析n同步時序邏輯設計寄存器定義n由若干個鎖存器或觸發(fā)器構成的一次能由若干個鎖存器或觸發(fā)器構成的一次能并行存儲多位二進制代碼的時序邏輯電并行存儲多位二進制代碼的時序邏輯電路。路。74LS373 8D寄存器8個門控個門控D鎖存器構成鎖存器構成 電位端電位端G：CLK信號信號(高電平有效高電平有效)數(shù)據(jù)端數(shù)據(jù)端D：數(shù)據(jù)信號：數(shù)據(jù)信號 輸出控制端輸出控制端(三態(tài)門使能端三態(tài)門使能端)：低電平有效：低電平有效74LS374 8D寄存器移位寄存器定義移位寄存器定義 定義：定義：在時鐘信號控制下，將所存儲的數(shù)在時鐘信號控制下，將所存儲的數(shù)據(jù)能夠向左或向右進

23、行移動的寄存器數(shù)據(jù)能夠向左或向右進行移動的寄存器數(shù)據(jù)移動據(jù)移動 0000初始狀態(tài)A000X=ABA00X=BCBA0X=CDCBAX=D數(shù)據(jù)輸入數(shù)據(jù)輸入數(shù)據(jù)輸出數(shù)據(jù)輸出串行串行輸輸入入/ /向右移位向右移位/ /串行輸出串行輸出數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸入數(shù)據(jù)輸入串行串行輸輸入入/ /向左移位向左移位/ /串行輸出串行輸出移位寄存器的基本數(shù)據(jù)運動移位寄存器的基本數(shù)據(jù)運動數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸入數(shù)據(jù)輸入并行輸入并行輸入/ /串行輸出串行輸出數(shù)據(jù)輸出數(shù)據(jù)輸出串行輸入串行輸入/ /并行輸出并行輸出數(shù)據(jù)輸入數(shù)據(jù)輸入移位寄存器的基本數(shù)據(jù)運動移位寄存器的基本數(shù)據(jù)運動數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸入數(shù)據(jù)輸入并行輸入并行

24、輸入/ /并行輸出并行輸出循環(huán)右移循環(huán)右移循環(huán)左移循環(huán)左移移位寄存器的基本數(shù)據(jù)運動移位寄存器的基本數(shù)據(jù)運動寄存器7種結構類型移位寄存器分類移位寄存器分類n右移寄存器：右移寄存器：寄存的數(shù)據(jù)向右進行移位。寄存的數(shù)據(jù)向右進行移位。n左移寄存器：左移寄存器：寄存的數(shù)據(jù)向左進行移位。寄存的數(shù)據(jù)向左進行移位。n 通用寄存器：通用寄存器：具有右移、左移、并行置數(shù)和具有右移、左移、并行置數(shù)和保持功能的寄存器。保持功能的寄存器。移位寄存器n移位寄存器右移寄存器Q n+1=D i=Q ni-1i左移寄存器Q n+1=D i=Q ni1i通用移位寄存器(74LS299)清除0S1S0=00 保持001100000

25、QAQBQCQDQAS1S0=01 右移 DA=SR Di=Q ni-1 R=R/2+SR010101QASR0000QB00QCS1S0=10 左移 DH=SL Di=Q ni+1 R=2R+SR0101SL0100QCQDQBS1S0=11 置數(shù) ah QAQH110011QAQAQBQCQD通用移位寄存器通用移位寄存器功能表 串串移位寄存器可提供從輸入到輸出的時間延串串移位寄存器可提供從輸入到輸出的時間延遲，該時間延遲是寄存器中級數(shù)和時鐘頻率的函數(shù)。遲，該時間延遲是寄存器中級數(shù)和時鐘頻率的函數(shù)。 td=8s1sCLK數(shù)據(jù)輸入數(shù)據(jù)輸入數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)數(shù)據(jù)輸入輸入CLK 1MHZCQ8Q

26、8數(shù)據(jù)數(shù)據(jù)輸出輸出 8位移位寄存器位移位寄存器移位寄存器應用：時間延遲移位寄存器應用：時間延遲第三章 時序邏輯n時序邏輯電路概述n鎖存器和觸發(fā)器n寄存器和移位寄存器n同步時序邏輯分析n計數(shù)器n同步時序邏輯設計時序邏輯分析工具（一）:邏輯方程時序邏輯分析工具（一）:邏輯方程同步時序電路同步時序電路：所有存儲電路中存儲單元狀態(tài)的變化所有存儲電路中存儲單元狀態(tài)的變化都是在同一時鐘信號操作下同時發(fā)生的。都是在同一時鐘信號操作下同時發(fā)生的。時序電路分類異步時序電路異步時序電路：存儲單元狀態(tài)的變化不存儲單元狀態(tài)的變化不是同時發(fā)生的。可能有公共的時鐘信號，是同時發(fā)生的。可能有公共的時鐘信號，也可能沒有公共的

27、時鐘信號。也可能沒有公共的時鐘信號。時序電路分類同步時序電路分類米里米里(Mealy）型電路）型電路：某時刻的輸出是該時刻的輸入某時刻的輸出是該時刻的輸入和電路狀態(tài)的函數(shù)和電路狀態(tài)的函數(shù)摩爾（摩爾（Moore）型電路）型電路：某時刻的輸出僅是該時刻電：某時刻的輸出僅是該時刻電路狀態(tài)的函數(shù)，與該時刻的輸入無關。路狀態(tài)的函數(shù)，與該時刻的輸入無關。 （*CP不是輸不是輸入）入） 將將輸出方程輸出方程與與狀態(tài)方程狀態(tài)方程結合在一起，用結合在一起，用表格形式來表示同步時序邏輯電路的表格形式來表示同步時序邏輯電路的次次態(tài)態(tài)/輸出輸出與與現(xiàn)態(tài)現(xiàn)態(tài)/輸入輸入的對應關系，稱為狀的對應關系，稱為狀態(tài)表態(tài)表 時序邏

28、輯分析工具（二）:狀態(tài)表米里型時序邏輯狀態(tài)表米里型時序邏輯狀態(tài)表X1Xi S1 S11/Z11 Si1/Zi1Sj S1j/Z1j Sij/Zij X Xi輸入信號的第輸入信號的第i種組合，種組合，n個輸入有個輸入有2n種組合種組合 Sjk個狀態(tài)變量值的組合，共有個狀態(tài)變量值的組合，共有2k個狀態(tài)個狀態(tài)( (現(xiàn)態(tài)現(xiàn)態(tài)) ) Sij對應對應Xi和和Sj的次態(tài)的次態(tài) Zij對應對應Xi和和Sj的輸出值的輸出值 通常，通常，Sj，Sij用字母表示時，稱為用字母表示時，稱為狀態(tài)表狀態(tài)表。如用二進制代。如用二進制代碼表示，可轉(zhuǎn)換成碼表示，可轉(zhuǎn)換成狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移表。 SjSij/Zij摩爾型時序邏輯狀

29、態(tài)表摩爾型時序邏輯狀態(tài)表 X1 Xi Z1 ZmS1 S11 Si1 Z11 Zm1 Sj S1j Sij Z1j Zmj SjX 輸出輸出Zi僅是狀態(tài)變量僅是狀態(tài)變量( (現(xiàn)態(tài)現(xiàn)態(tài)Sj) )的函數(shù)。次態(tài)的函數(shù)。次態(tài)Sij仍是現(xiàn)態(tài)仍是現(xiàn)態(tài)( (Sj) )和輸入和輸入( (Xi) )的函數(shù)。的函數(shù)。 SijS1-S4：4個狀態(tài)，個狀態(tài)，X：狀態(tài)轉(zhuǎn)移的輸入條件，：狀態(tài)轉(zhuǎn)移的輸入條件，Z：對應：對應X的輸出。的輸出。 米里型狀態(tài)圖例子米里型狀態(tài)圖例子S1S2S3S4X12/Z12X21/Z21X13/Z13X34/Z34X41/Z41例如，在狀態(tài)例如，在狀態(tài)S3時，如有輸入時，如有輸入X34則電路的

30、狀態(tài)由現(xiàn)態(tài)則電路的狀態(tài)由現(xiàn)態(tài)S3轉(zhuǎn)移到轉(zhuǎn)移到次態(tài)次態(tài)S4狀態(tài)，同時有狀態(tài)，同時有Z34的輸出。的輸出。時序邏輯分析工具（三）:狀態(tài)圖摩爾型狀態(tài)圖例子摩爾型狀態(tài)圖例子S1/Z1X12X21X13X34X41S2/Z2S3/Z3S4/Z4輸出只與狀態(tài)有關，輸出輸出只與狀態(tài)有關，輸出Z寫在狀態(tài)圈內(nèi)。寫在狀態(tài)圈內(nèi)。時序邏輯分析工具（三）:狀態(tài)圖根據(jù)給定的邏輯圖，寫出：根據(jù)給定的邏輯圖，寫出： ( (1) )輸出方程輸出方程( (Z) ) ( (2) )激勵方程激勵方程( (Yi ) ) ( (1) )建立狀態(tài)方程建立狀態(tài)方程( (Qi n+1) ) ( (2) )由狀態(tài)方程列出狀態(tài)由狀態(tài)方程列出狀態(tài)轉(zhuǎn)

31、移表轉(zhuǎn)移表( (二進制代碼二進制代碼) )根據(jù)狀態(tài)轉(zhuǎn)移表，建立根據(jù)狀態(tài)轉(zhuǎn)移表，建立 狀態(tài)表和狀態(tài)圖狀態(tài)表和狀態(tài)圖分析輸出與輸入的關系，分析輸出與輸入的關系，說明時序邏輯電路的功能說明時序邏輯電路的功能3.6.2 同步時序邏輯電路的分析方法同步時序邏輯電路的分析方法1第第5步步：根據(jù)狀態(tài)轉(zhuǎn)移表建立狀態(tài)表和狀態(tài)圖建立狀態(tài)圖建立狀態(tài)圖波形圖例2同步時序邏輯分析例：分析下圖所示的時序邏輯電路功能1.寫出輸出函數(shù)和控制函數(shù)：D4=y3 D3=y2 D2=y1 D1=D11D12=y4y3+y4y12.求得時序邏輯電路的狀態(tài)方程y4n+1=D4=y3 y3n+1=D3=y2 y2n+1=D2=y1 y1n

32、+1=D1=D11D12=y4y3+y4y1同步時序邏輯分析3.作出狀態(tài)表及狀態(tài)圖作出狀態(tài)表及狀態(tài)圖同步時序邏輯分析00000001001101111000110011101111010010101101011010110101001010014. 4. 邏輯功能分析： 此電路是一個具有自啟動能力的循環(huán)碼(Gray碼、步進碼) 計數(shù)器, 或者稱為自恢復扭環(huán)移位寄存器、Johnson計數(shù)器。自啟動能力自啟動能力同步時序邏輯分析5. 5. 進一步討論進一步討論00000001001101111000110011101111有效序列01001010110101101001001001011011無效

33、序列RRRR“0”掛起，無自啟動能力掛起，無自啟動能力異步時序邏輯電路的分析步驟：與同步時序電路分析步驟類似，僅僅在步驟增加列出時鐘控制函數(shù)3. 狀態(tài)表的生成要考慮各觸發(fā)器的有效時鐘信號例：試分析下圖所示的時序邏輯電路1.1.寫出各邏輯方程式。寫出各邏輯方程式。CP0 0= =CPCP1 1= =Q0 0QQQQD1=Q1nD0=Q0nZ=Q1nQ0n異步時序邏輯電路的分析2. 將各驅(qū)動方程代入D觸發(fā)器的狀態(tài)方程，得時序電路的次態(tài)方程：1111nnQDQnnQDQ0010CP0 0= =CPCP1 1= =Q0 0（CP由01時此式有效） （Q0由01時此式有效） 3. 列出該時序電路的狀態(tài)表

34、現(xiàn)態(tài)CP輸出00111111001001001000狀態(tài)表1Q0Q n+1n+1 作狀態(tài)轉(zhuǎn)換圖、時序圖。作狀態(tài)轉(zhuǎn)換圖、時序圖。4. 邏輯功能分析 由狀態(tài)圖可知：該電路一共有4個狀態(tài)00、01、10、11，在時鐘脈沖作用下，按照減1規(guī)律循環(huán)變化，所以是一個4進制減法計數(shù)器，Z是借位信號。10/0/011/100/001Q10QZ異步時序邏輯電路的分析Z1QCPQ0第三章 時序邏輯n時序邏輯電路概述n鎖存器和觸發(fā)器n寄存器和移位寄存器n同步時序邏輯分析n計數(shù)器n同步時序邏輯設計計數(shù)器n 計數(shù)器的功能： 是記憶脈沖的個數(shù)。用于定時、分頻、產(chǎn)生節(jié)拍脈沖 及進行數(shù)字運算等等。其記憶脈沖的最大數(shù)目稱為計

35、數(shù)器的模(M )。計數(shù)器n 計數(shù)器的分類：按計數(shù)器脈沖信號是否來自同一CLK：同步計數(shù)器和異步計數(shù)器 按計數(shù)的功能：加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器 按計數(shù)器的進位基數(shù)：二進制計數(shù)器(M=2r)、十進制計數(shù)器和任意進制計數(shù)器計數(shù)器n 同步計數(shù)器例如：分析下圖所示的同步計數(shù)器同步計數(shù)器同步計數(shù)器這個計數(shù)器是模M =8的二進制加法計數(shù)器，當計滿8個數(shù)，輸出為1。CLKQ1Q2Q30f210f410f810fM8的同步計數(shù)器的時序圖的同步計數(shù)器的時序圖( (波形圖波形圖) ) 同步計數(shù)器同步二進制加法計數(shù)器一般規(guī)律：若有k 個觸發(fā)器，模數(shù)為M =2k，除第一個觸發(fā)器來一個脈沖翻轉(zhuǎn)一次外，每個觸發(fā)器

36、翻轉(zhuǎn)條件是，此觸發(fā)器低位的所有觸發(fā)器同時為1態(tài)。例如：J1=k1=1 Ji=ki=Q n1Q n2Q ni-1 同步二進制減法計數(shù)器一般規(guī)律：除第一個觸發(fā)器來一個脈沖翻轉(zhuǎn)一次外，每個觸發(fā)器翻轉(zhuǎn)條件是，此觸發(fā)器低位的所有觸發(fā)器同時為0態(tài)。例如：J1=k1=1 Ji=ki=Q n1Q n2Q ni-1 思考：用思考：用D觸發(fā)器構建同步計數(shù)器觸發(fā)器構建同步計數(shù)器用移位寄存器構成同步計數(shù)器1、要求：若計數(shù)器的模為、要求：若計數(shù)器的模為M，則，則(1)移位寄存器要有移位寄存器要有M個狀態(tài)，與計數(shù)器模個狀態(tài)，與計數(shù)器模M對應；對應； (2)M個狀態(tài)循環(huán)變化。個狀態(tài)循環(huán)變化。(移位寄存器移動后的每一組數(shù)即為

37、一種狀態(tài)移位寄存器移動后的每一組數(shù)即為一種狀態(tài))例：三位移位寄存器構成的扭環(huán)計數(shù)器。例：三位移位寄存器構成的扭環(huán)計數(shù)器。 1 1、K=3，M=2K2 2、連接方式：、連接方式： Di=Qi-1， D0=Q2DCQ0DCQ1DCQ2ClKQ2CLK (Mi)Q2n Q1n Q0nD001234560 0 0 00 0 1 10 1 1 3 1 1 1 7 1 1 0 61 0 0 40 0 0 011100013 3、狀態(tài)轉(zhuǎn)移關系、狀態(tài)轉(zhuǎn)移關系DCQ0DCQ1DCQ2Clk Q20110011104 4、狀態(tài)圖、狀態(tài)圖061437有效狀態(tài)有效狀態(tài)25無效狀態(tài)無效狀態(tài)M6計數(shù)器，不能計數(shù)器，不能自

38、啟動自啟動5 5、狀態(tài)、狀態(tài)Mi的譯碼函數(shù)的譯碼函數(shù)020QQM011QQM 023QQM122QQM014QQM125QQM 00 01 11 10Q2Q1Q0Mi1 101 11 11 異步計數(shù)器例：分析下圖所示的異步計數(shù)器觸發(fā)器Q0 J0=K0=1 Q0n+1=Q0n CP0=CP=觸發(fā)器Q3 J3=Q2nQ1n K3=1 Q3n+1=Q3nQ2nQ1n CP3=Q0n=觸發(fā)器Q2 J2=K2=1 Q2n+1=Q2n CP2=Q1n=(1) 依次寫出Q0-Q3的時鐘控制函數(shù)和狀態(tài)方程0123觸發(fā)器Q1 J1=Q3n K1=1 Q1n+1=Q3nQ1n CP1=Q0n=異步計數(shù)器（2）根據(jù)

39、各級觸發(fā)器的狀態(tài)方程，作狀態(tài)轉(zhuǎn)移表Q0n+1=Q0n CP0=CP=Q1n+1=Q3nQ1n CP1=Q0n=Q2n+1=Q2n CP2=Q1n=Q3n+1=Q3nQ2nQ1n CP3=Q0n=（3）由狀態(tài)轉(zhuǎn)移表作出狀態(tài)圖Q3n0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1Q2nQ1nQ0nCP3CP2CP1CP00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0

40、0 01 0 0 10 0 0 01 0 1 10 1 0 01 1 0 10 1 0 01 1 1 10 0 0 0Q3n+1Q2n+1Q1n+1Q0n+10000000000000000000000000000異步清零端n 異步計數(shù)器計數(shù)器根據(jù)二進制計數(shù)器一般規(guī)律，構造模2n異步計數(shù)器例如：設計模2n（n4）的異步二進制計數(shù)器QQTNQQTQQTQQT1111JQ1nQ2nQ3nQ4nQQJKNQQJKQQJKQQJKJQQDNQQDQQDQQDJ中規(guī)模集成計數(shù)器n 74LS163同同步二進制步二進制計數(shù)器計數(shù)器清除：0 觸發(fā)器清0清除：1 P T: 0 0:1保持原狀態(tài)保持原狀態(tài)010清

41、除：1 P T: 0 0:0置數(shù)置數(shù)010清除：1 P T: 1 1:1計數(shù)計數(shù)101功能表功能表74LS90異步計數(shù)器74LS90異步計數(shù)器74LS90異步計數(shù)器74LS90異步計數(shù)器74LS90異步計數(shù)器中規(guī)模異步計數(shù)器CP1CPCP2QBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0 74LS90連接成8421碼計數(shù)方式QD QC QB CP2 QA CP1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 74LS90異步計

42、數(shù)器中規(guī)模異步計數(shù)器 74LS90連接成5421碼計數(shù)方式QA2CP1CPCP2QBQDQC5 0 0 0 0 0 QA QD QC QB CP1 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十進十進 制數(shù)制數(shù)用中規(guī)模計數(shù)器構成任意進制計數(shù)器構成方法：可以通過預置法即設置不同的預置值來構 成任意進制計數(shù)器2.預置值的設定：設為N 原來計數(shù)器的模值， M 為所要實現(xiàn)的模值。預置方法：1. 通過預置控制LD異步預置：加計數(shù) 預置值N -M -1

43、 減計數(shù) 預置值M 同步預置：加計數(shù) 預置值N -M 減計數(shù) 預置值M -1COBO0Q nQCRLDnD1D0DUCPDCPQ1計數(shù)器的一般模型計數(shù)器的一般模型清零端，高清零端，高電平有效電平有效置數(shù)端，低置數(shù)端，低電平有效電平有效并行數(shù)據(jù)并行數(shù)據(jù)輸入端輸入端輸出端輸出端進位端，低進位端，低電平輸出電平輸出借位端，低借位端，低電平輸出電平輸出加法計數(shù)時加法計數(shù)時鐘輸入端鐘輸入端減法計數(shù)時減法計數(shù)時鐘輸入端鐘輸入端進位和借位 進位：加法10/1/101/100/011Q10Q進位和借位 借位：減法01/1/110/111/000Q10Q預置方法2.預置值的設定：設為N 原來計數(shù)器的模值， M

44、為所要實現(xiàn)的模值。預置方法：1. 通過預置控制LD預置方法 同步預置與異步預置異步預置：加計數(shù) 預置值N -M -1 減計數(shù) 預置值M 同步預置：加計數(shù) 預置值N -M 減計數(shù) 預置值M -1例：用模例：用模1010計數(shù)器構成模計數(shù)器構成模6 6的計數(shù)器。的計數(shù)器。同步預置：同步預置：1 1、加法計數(shù)、加法計數(shù) 預置值預置值= =N-M=10-6=4計數(shù)過程：計數(shù)過程：4 5 6 7 8 9 42 2、減法計數(shù)、減法計數(shù) 預置值預置值=M-1=6-1=5計數(shù)過程：計數(shù)過程：5 4 3 2 1 0 5QD QC QB QACOBO D C B ACK74LS168LDCLK+5VU/D+5VQD

45、 QC QB QACOBO D C B ACP74LS168LDCLK+5VU/D異步預置：異步預置：1 1、加法計數(shù)、加法計數(shù) 預置值預置值=N-M-1=10-6-1=3計數(shù)過程：計數(shù)過程：3 4 5 6 7 8 9( (3) )2 2、減法計數(shù)、減法計數(shù) 預置值預置值= =M=6計數(shù)過程：計數(shù)過程：6 5 4 3 2 1 0( (6) )QD QC QB QACOBOCR D C B ACPUCPD74LS192LDCLKQD QC QB QACOBOCR D C B ACPUCPD74LS192LDCLK+5V+5V復位法n同步復位和異步復位采用復采用復0法構造一個法構造一個M12的計數(shù)

46、器。的計數(shù)器。分析：分析：74LS163的計數(shù)狀態(tài)如圖的計數(shù)狀態(tài)如圖74LS163：M16的計數(shù)器，同步復位，只有一個復位端的計數(shù)器，同步復位，只有一個復位端CR。0123456789101112131415初態(tài)初態(tài)同步復位，同步復位，QDQCQBQA=1011時產(chǎn)生一個負電位加到時產(chǎn)生一個負電位加到CR，在下一個在下一個CLK上升沿到來時上升沿到來時將計數(shù)器清將計數(shù)器清0。QD QC QB QACLKCR。采用復采用復0法構造一個法構造一個M6的計數(shù)器。的計數(shù)器。分析：分析：74LS90利用利用8421十進制計數(shù)器為基礎，計數(shù)狀態(tài)如圖十進制計數(shù)器為基礎，計數(shù)狀態(tài)如圖74LS90：M2-5-1

47、0計數(shù)器，異步復位，有計數(shù)器，異步復位，有R01R02和和R91R92兩組復位輸入端。兩組復位輸入端。0123456異步復位，異步復位，QDQCQBQA=0110時產(chǎn)生一個清零信號加到時產(chǎn)生一個清零信號加到R01R02端，計數(shù)器立刻清零。端，計數(shù)器立刻清零。QD QC QB QAClkCP1CP2 R91 R92 R01 R02分析：利用分析：利用8421十進制計數(shù)器為基礎，計數(shù)狀態(tài)如圖十進制計數(shù)器為基礎，計數(shù)狀態(tài)如圖74LS90：采用復采用復9法構造一個法構造一個M6的計數(shù)器的計數(shù)器。9012345異步復位，異步復位，QDQCQBQA=0101時產(chǎn)生一個清零信號加到時產(chǎn)生一個清零信號加到R9

48、1R92端，計數(shù)器立刻復端，計數(shù)器立刻復9。QD QC QB QAClkCP1CP2 R01 R02 R91 R9274LS163同步計數(shù)器 二進制二進制(M16)同步加法計數(shù)器。同步加法計數(shù)器。 CO：進位輸出，加計數(shù)在：進位輸出，加計數(shù)在1111狀態(tài)時產(chǎn)生狀態(tài)時產(chǎn)生一個正脈沖。一個正脈沖。 P和和T：控制計數(shù)，：控制計數(shù)，PT=1時計數(shù)。時計數(shù)。QD QC QB QACOLDD C B A CLRTP74LS163(1)中規(guī)模計數(shù)器級聯(lián)中規(guī)模計數(shù)器級聯(lián)CLK2片片74LS163( (M=16) )組成組成M=256的計數(shù)器的計數(shù)器同步同步級聯(lián)級聯(lián)QD QC QB QACOLDD C B A

49、 CLRTP74LS163(1)QD QC QB QACOLDD C B A CLRTP74LS163(2)+VCC中規(guī)模計數(shù)器級聯(lián)同步級聯(lián)2片片74LS192( (M=10) )組成組成M=100的計數(shù)器的計數(shù)器異步異步級聯(lián)級聯(lián)QD QC QB QACOBOCR D C B ACPUCPD74LS192LD( (1) )異步級聯(lián)異步級聯(lián)CLK2片片74LS192( (M=10) )組成組成M=100的計數(shù)器的計數(shù)器異步異步級聯(lián)級聯(lián)QD QC QB QACOBOCR D C B ACPUCPD74LS192LD( (1) )QD QC QB QACOBOCR D C B ACPUCPD74LS

50、192LD( (2) )異步級聯(lián)異步級聯(lián)任意模值計數(shù)器任意模值計數(shù)器計數(shù)器習題 74LS192 Q0 Q1 Q2 Q3 D0 D1 D2 D3 BO LD CP- CP+ 74LS192 Q0 Q1 Q2 Q3 D0 D1 D2 D3 BO LD CP- CP+ 1001010074LS192是異步預置十進制可逆計數(shù)器 2928.212019181110929 模20計數(shù)器計數(shù)器習題 74LS192 Q0 Q1 Q2 Q3 D0 D1 D2 D3 BO LD CP- CP+ 74LS192 Q0 Q1 Q2 Q3 D0 D1 D2 D3 BO LD CP- CP+ 00100110若要設置模5

51、5的計數(shù)器，預置數(shù)是多少？EEPTCKCOQAQBQCQDABCDLDCLREEPTCKCOQAQBQCQDABCDCLRLD1111111001CP由兩片由兩片74LS163（同步模（同步模16加法計數(shù)器，同步復位，同步預置）加法計數(shù)器，同步復位，同步預置）級聯(lián)組成的計數(shù)器，分析：級聯(lián)組成的計數(shù)器，分析： 兩個芯片的計數(shù)模值各為多少？各采用了哪種變模方式？兩個芯片的計數(shù)模值各為多少？各采用了哪種變模方式？ 整個計數(shù)器的模是多少？該電路采用了哪種級聯(lián)方式？整個計數(shù)器的模是多少？該電路采用了哪種級聯(lián)方式？第三章 時序邏輯n時序邏輯電路概述n鎖存器和觸發(fā)器n寄存器和移位寄存器n同步時序邏輯分析n計

52、數(shù)器n定時脈沖產(chǎn)生器n同步時序邏輯設計0低低 導通導通低低 導通導通不變不變 不變不變高高 截止截止CCV31CCV321CCV31CCV321CCV32CCV311狀態(tài)狀態(tài)輸輸 出出輸輸 入入 0低低 導通導通低低 導通導通不變不變 不變不變高高 截止截止CCV321CCV31CCV321CCV311狀態(tài)狀態(tài)輸輸 出出輸輸 入入CCV31CCV32CCU32CCU31CCU32CCU312ln)(211CRRtpCRR)(7 . 021 2ln22CRtpCR27 . 0 CRRttT)2(7 . 021p2p1CRRTf)2(43. 1121 212112RRRRTtDp 石英晶體振蕩器要

53、求精確穩(wěn)定的場合，用石英晶體振蕩器 節(jié)拍脈沖產(chǎn)生器節(jié)拍脈沖產(chǎn)生器 定義：定義：將輸入時鐘經(jīng)過一定的分頻后送到將輸入時鐘經(jīng)過一定的分頻后送到各路輸出的邏輯電路，常用來產(chǎn)生各種定各路輸出的邏輯電路，常用來產(chǎn)生各種定時信號，又稱時信號，又稱時序脈沖發(fā)生器時序脈沖發(fā)生器。 節(jié)拍脈沖產(chǎn)生器組成節(jié)拍脈沖產(chǎn)生器組成數(shù)字鐘第三章 時序邏輯n時序邏輯電路概述n集成雙穩(wěn)觸發(fā)器n同步時序邏輯分析n鎖存器、寄存器和移位寄存器n計數(shù)器n同步時序邏輯設計同步時序邏輯設計同步時序邏輯電路的設計步驟:（3）狀態(tài)分配，又稱狀態(tài)編碼。即把一組適當?shù)亩M制 代碼分配給簡化狀態(tài)表中各個狀態(tài)。（1）根據(jù)設計要求，得到對應原始的狀態(tài)圖或

54、狀態(tài)表。（2）狀態(tài)化簡。消去多余的狀態(tài)，求得最小化狀態(tài)表。（4）選擇觸發(fā)器的類型及其激勵表。（5）根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器激勵表， 導出待設計電路的輸出函數(shù)和激勵函數(shù)。（6）根據(jù)輸出函數(shù)和激勵函數(shù)畫出邏輯圖。（7）檢查電路能否自啟動。 同步計數(shù)器的設計舉例例: 設計一個同步5進制加法計數(shù)器(1）根據(jù)設計要求，設定狀態(tài)，求得狀態(tài)轉(zhuǎn)換圖和狀態(tài)表。(2) 該狀態(tài)圖不須化簡。S0/0S1/0S2/0S3/0S4/1現(xiàn)態(tài)次態(tài)進位輸出S0S10S1S20S2S30S3S40S4S01同步計數(shù)器的設計舉例（3）狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。現(xiàn)態(tài)次態(tài)進位輸出y2n y1n y0n y2n+1y1n+1y

55、0n+1Z0 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 000001（4）選擇觸發(fā)器。選用JK觸發(fā)器及其激勵表。Q n Q n+1JK 0 00 0 11 1 01 1 10（5）求各觸發(fā)器的激勵函數(shù)和進位輸出函數(shù)。同步計數(shù)器的設計舉例現(xiàn)態(tài)次態(tài)激勵激勵激勵進位輸出y2n y1n y0ny2n+1y1n+1y0n+1J2 k2J1 k1J0 k0z0 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 000001Q n Q n+1JK 0 00 0 11 1 01 1 100 0 1 0 1 10 0

56、 1 1 1 1 1 0 0 1 0 11 1 01 1 1 激勵表（5）求各觸發(fā)器的驅(qū)動方程和進位輸出方程。同步計數(shù)器的設計舉例02641375y2ny1ny0ny2ny1ny0nJ21026413751k2J2=y1ny0nK2=102641375J1102641375k11J1=k1=y0n0264137502641375J011k011J0=y2nK0=102641375Z1Z =y2n同步計數(shù)器的設計舉例（6）畫邏輯圖。（7）檢查能否自啟動000/0001/0010/0011/0100/1111/1110/1101/1如果電路進入無效狀態(tài)101、110、111時，在CP 脈沖作用下，

57、分別進入有效狀態(tài)010、010、000。所以電路能夠自啟動。QC1C1Q1K1J1J1J1K1KC1Q2y0yy1CPZ進位輸出QQQ例：用與非門和例：用與非門和D觸發(fā)器設計一個同步時序邏輯電路，觸發(fā)器設計一個同步時序邏輯電路，以檢測輸入的信號序列是否為連續(xù)的以檢測輸入的信號序列是否為連續(xù)的“110”。設輸入的信號序列為：設輸入的信號序列為：0111001、建立原始狀態(tài)圖、狀態(tài)表建立原始狀態(tài)圖、狀態(tài)表序號序號 1 2 3 4 5 6輸入輸入X11100輸出輸出Z0000010狀態(tài)狀態(tài)SS0S1S2S2S3S0S0S1S2S30/01/01/00/00/11/01/00/0注：注：S0接收的是接

58、收的是“0” S1接收到接收到1個個“1” S2接收到接收到2( (3) )個個“1” S3接收到接收到“110”01S0S1S2S3S0/0S0/0S3/1S0/0S1/0S2/0S2/0S1/0SnSn+1/Z X 表表1 原始狀態(tài)表原始狀態(tài)表2、狀態(tài)化簡狀態(tài)化簡S1/0S2/0S2/0S0/0S0/0S0/1S0S1S210SnSn+1/Z X 表表2 簡化狀態(tài)表簡化狀態(tài)表S0S1S20/01/01/00/01/00/1S0S1S2S30/01/00/00/11/01/00/01/03、對對S0、S1、S2進行狀態(tài)編碼進行狀態(tài)編碼( (兩個觸發(fā)器兩個觸發(fā)器) )SQ1 Q0S0S1S20

59、 01 01 1表表3 狀態(tài)編碼狀態(tài)編碼Q1n+1Q0n+1/Z Q1n+1Q0n+1/Z 0 0 /0 1 0 /0 0 0 /0 1 1 /0 0 0 /1 1 1 /0Q1n Q0n0 01 01 10 1S X 表表4 狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移表S1/0S2/0S2/0S0/0S0/0S0/1S0S1S210SnSn+1/Z X 簡化狀態(tài)表簡化狀態(tài)表3、對對S0、S1、S2進行狀態(tài)編碼進行狀態(tài)編碼( (兩個觸發(fā)器兩個觸發(fā)器) )SQ1 Q0S0S1S20 01 01 1表表3 狀態(tài)編碼狀態(tài)編碼S X 0 1Q1n Q0n0 01 01 1Q1n+1Q0n+1/Z Q1n+1Q0n+1/Z 0

60、 0 /0 1 0 /0 0 0 /0 1 1 /0 0 0 /1 1 1 /04、選用選用DFF，由表由表4和和DFF特征方程得激勵特征方程得激勵/ /輸出表輸出表表表4 狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移表S X 0 1Q1n Q0n0 01 01 1 D1 D0 /Z D1 D0 /Z 0 0 /0 1 0 /0 0 0 /0 1 1 /0 0 0 /1 1 1 /0表表5 激勵激勵/ /輸出表輸出表5、列寫邏輯表達式列寫邏輯表達式S X 0 1Q1n Q0n0 01 01 1 D1 D0 /Z D1 D0 /Z 0 0 /0 1 0 /0 0 0 /0 1 1 /0 0 0 /1 1 1 /0表表5 激勵表激勵表NS=(PSC)n1n0n1n0n101n0QXQQXQQXDQn0n1n0